"업카운터" 검색결과 1-20 / 1,934건

• 

  업다운 카운터 verilog 설계

  제목동기식 BCD 카운터 설계실습 목적동기식 카운터는 순차논리회로에서 예제로 가장 많이 사용된다. ... BCD 카운터는 0에서 9까지 카운트하므로 앞에서 설계한 Up_down 카운터와 마찬가지로 10개의 상태를 정의하고, 클럭의 상승 에지에서 1씩 증가하도록 한다. ... 일상샐활에서는 10진수를 주로 사용하므로, 이 실습에서는 10진수를 2진수로 표현하는 BCD 카운터를 설계한다.

  리포트 | 3페이지 | 2,000원 | 등록일 2020.12.19

  다운로드 장바구니
• 

  [스케치업 소스 모델링] 카운터 모델링 소스

  [스케치업 소스 모델링] 카운터 모델링 소스입니다 치수표현, 렌더링이미지, 모델링 스케치업 파일 포함되어있습니다.

  리포트 | 1,500원 | 등록일 2024.07.04

  다운로드 장바구니
• 

  디지털 시스템 설계 및 실습 업다운 카운터 설계 verilog

  BCD카운터는 0에서 9까지 카운트 하므로 앞에서 설계한 UP-Down 카운터와 마찬가지로 10개의 상태를 정의하고, 클럭의 상승 에지에서 1씩 증가하도록 한다. ... 실습목적동기식 카운터는 순차논리회로에서 예제로 가장 많이 사용된다. ... 일상생활에서는 10진수를 주로 사용하므로, 이 실습에서는 10진수를 2진수로 표현하는 BCD 카운터를 설계한다.

  리포트 | 4페이지 | 1,000원 | 등록일 2021.03.24

  다운로드 장바구니
• 

  SR, JK, D, T 플립플롭을 사용한 업, 다운, 홀수, 짝수, 랜덤 카운터회로 설계(회로+시뮬레이션 포함)

  리포트 | 20페이지 | 5,000원 | 등록일 2019.12.23

  다운로드 장바구니
• 

  업다운카운터

  리포트 | 3,000원 | 등록일 2016.06.25

  다운로드 장바구니
• 

  10진 업 카운터에 대하여 정리

  2310진 업 카운터10진 업 카운터요 약본 보고서에서는 최저의 저가로 주변에서 흔히 볼 수 있는 디지털 시계의 일부분인 10진 카운터를 설계해본다. ... 그런데 이 실험에서 쓰이는 카운터는 10진 카운터에 해당한다. 10진 카운터란 4비트 이상의 기억 소자로 구성되며 대부분 BCD 코드(2진화 10진 코드)가 사용되며, 10개씩의 입력으로 ... SN74LS90N 데이터시트SN7490 IC는 2진 및 5진 카운터를 내장한 IC이다. 12번 핀은 2진 카운터 출력이고, 1번 핀은 5진 카운터 출력이며 1번과 12번을 연결하면

  논문 | 6페이지 | 3,000원 | 등록일 2015.05.25

  다운로드 장바구니
• 

  베릴로그 BCD업,다운카운터

  1-digit BCD Counter 소스코드inc연산일 땐 Q가 9일땐 Q를 0으로 설정하고 아니라면 Q값을 하나 증가시켜줌.dec연산일 땐 Q가 0일땐 Q를 9로 설정하고, 아니라면 Q값을 하나 내려줌.TCup,TCdown 부분을 순차회로로 설계할 시 한 클럭이 ..

  리포트 | 14페이지 | 1,000원 | 등록일 2018.09.09

  다운로드 장바구니
• 

  업다운카운터

  카운트는 2진, 2진화 10진(10진, BCD), 랜덤, 동기, 리플, 링, 시프트 레지스터 등의 종류가 있다.● 2진 업/다운 카운터-때때로 업 카운터 대신에 다운 카운터가 필요하다 ... 업 카운터시 110의 다음 수치는 000이며, 다운 카운터시 000의 다음 수치는 110으로 하여야한다.2. ... 업 카운터시 101의 다음 수치는 000이며, 다운 카운터시 000의 다음 수치는 101으로 하여야한다.2.

  리포트 | 10페이지 | 1,000원 | 등록일 2011.09.26

  다운로드 장바구니
• 

  메트랩을 이용한 업다운 카운터 밀리모델

  과제 수행의 기대효과이번과제를 통해 matlab 를 좀더 잘 다룰수 있게 되었다 그리고 업다운 카운터를 설계함으로서 적게는 TV리모콘의 체널조정부터 크게는 로켓발사기까지 응용할 수 ... 14.09.17설계 과제 제안서 및 기초지식 습득14.09.21~14.09.21설계 과제 제안서 제출14.09.23~14.11.20회로도 설계 및 결과확인(JK 플립플롭을 이용한 업다운 ... 선정하고 이론적인 회로도를 만들어본다- JK 플립플롭을 이용하여 설계하도록 하였다- 설계 방법은 Design procedures를 사용하여 순차적인 논리 설계를 하였다- 동기식 4비트 업다운

  리포트 | 10페이지 | 1,000원 | 등록일 2016.11.25

  다운로드 장바구니
• 

  카운터(동기식,비동기식 업다운 카운터,리플캐리 카운터 등)

  (비동기식 카운터 업 카운터)◎ 비동기식 카운터 다운 카운터(Counter-down)비동기식 카운터 다운 카운터는 카운터 업 카운터와 다르게 입력펄스의 수를 세어 내려가는 것이다. ... (비동기식 카운트 다운 카운터)◎ 비동기식 업-다운 카운터데이터를 1씩 더해가는 기능과 빼는 기능을 함께 갖춘 카운터로서 입력펄스가 주어졌을 때 업카운터와 다운 카운터의 양쪽기능을 ... )비동기식 카운터 업 카운터는 입력펄스의 수를 세어 올라가는 것이다.

  리포트 | 4페이지 | 1,000원 | 등록일 2014.05.28 | 수정일 2015.04.24

  다운로드 장바구니
• 

  부경대 디지털회로실험 텀프로젝트(5진 동기식 업 카운터)

  [그림1-2] FND 내부회로1.4 동기식 카운터일반적으로 카운터는 비동기와 동기식으로 나누어진다. 비동기식 카운터에서는 플립플롭의 출력이 다음 플립플롭의 클럭으로 사용된다. ... 반면에 동기식 카운터에서는 클럭 입력이 외부로부터 제공되며, 모든 플립플롭의 클럭 입력이 병렬로 연결된다. ... 디지털회로실험텀 프로젝트 보고서[J-K 플립플롭을 이용한 동기식 카운터의 7-세그먼트 출력]조 :분 반:학 과:전자공학과학 번:이 름:담 당 교 수:1.

  시험자료 | 5페이지 | 1,500원 | 등록일 2015.09.19 | 수정일 2019.06.10

  다운로드 장바구니
• 

  <<AVR 푸쉬업 카운터 만들기>>초음파 센서,거리측정,HC-SR04,AVR,ATmega,회로도,소스코드,졸업작품

  [‘AVR 푸쉬업 카운터 만들기‘ 본문 내용 中 발췌] Ⅰ. ... 개 요 푸쉬업 카운터(Push Up Counter)는 푸쉬업, 다른 말로 팔굽혀 펴기 운동을 할 때에 가슴이 내려갔다 올라오는 동작을 감지하여 횟수를 카운트 해주는 제품이다. ... 신체의 높이를 감지하여 카운트하기 때문에 푸쉬업 외에도 스쿼트나 다른 운동 등에서 카운터 목적으로 활용이 가능하다.

  리포트 | 19페이지 | 5,000원 | 등록일 2019.08.12 | 수정일 2019.08.14

  다운로드 장바구니
• 

  FPGA VHDL up & down counter (업다운카운터)

  기초 FPGA 실험 Report응용컴퓨터공학과32072198정성훈2013.06.07▶ 프로젝트 내용⇒ 0~15 사이의 숫자를 세면서 16진수와 2진수로 동시에 변환해주는 4Bit Up & Down Counter입 력SW_1 = 숫자가 1씩 증가SW_2 = 숫자가 1씩 ..

  리포트 | 3페이지 | 1,000원 | 등록일 2013.06.23

  다운로드 장바구니
• 

  vhdl을 이용한 6비트 업다운 카운터

  LIBRARY ieee; USE ieee.std_logic_1164.ALL; USE ieee.std_logic_signed.ALL; use ieee.std_logic_arith.all;ENTITY updown_6bit IS PORT (clk, reset, up:..

  리포트 | 1페이지 | 1,000원 | 등록일 2010.04.07

  다운로드 장바구니
• 

  [Flowrian] 8 비트 업/다운 카운터 회로의 Verilog 설계 및 시뮬레이션 검증

  Structure 형식 8 비트 업/다운 카운터 회로의 Verilog 설계 및 검증 ... 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.1. 8 비트 업/다운 카운터 회로의 사양2. ... 8 비트 업/다운 카운터 회로의 동작은 Verilog 언어가 제공하는 2가지 방식, Behavior와 Structure 관점에서 전가산기의 논리동작을 모델링한다.Verilog 언어를

  리포트 | 18페이지 | 1,000원 | 등록일 2011.11.05

  다운로드 장바구니
• 

  [컴구조] 업다운카운터 레포트

  {Up-Down Modula Seven Counter{학과 : 전자정보공학부학번 :성명 :. Up-Down Modula Seven Counter 주의사항1. up counter시 110의 next state는 000이며, down counter시 000의 next st..

  리포트 | 8페이지 | 1,000원 | 등록일 2004.11.23

  다운로드 장바구니
• 

  [논리회로] 업다운 카운터

  ※8진 비동기 UP DOWN COUNTER저번 16진 카운터는 제가 진리표를 만들고, 카르노 맵을 이용하여 부울 식을 최소화하여 식을 뽑아내어 회로를 설계했습니다.그런데 교수님께서 ... 설계하고 나니 동기식 카운터도 설계를 해보고 싶어 해 봤습니다.그런데 결과가 차이점이 있더라구요.비동기에선 down신호나 up신호가 들어오자 마자 바로 down되고 up됐는데 동기식에선 ... OR결합을 시켜 다음 Flip Flop의 clock으로 입력하였습니다.이렇게 해서 Pspice를 돌렸더니 이렇게 결과가 나왔습니다.【8진 비동기 up-down counter】비동기 카운터를

  리포트 | 3페이지 | 1,000원 | 등록일 2003.08.14

  다운로드 장바구니
• 

  디지털회로 [ 7-세그먼트디코더, 쉬프트 레지스터,업-다운카운터, 각종 카운터 _ 사전 ]

  업-다운 카운터? 업-다운 카운터는 제어신호의 상태에 다라서 업 또는 다운 동작을수행하는 카운터이다. ... 8-9. 7-세그먼트디코더, 쉬프트 레지스터업-다운카운터, 각종 카운터제출일실험조이름-사전 보고서-? ... 업-다운 카운터 Verilog HDL 코드module Up_down_cnt (Clk, Up_down, Cnt_15);input Clk, Up_down;output [3:0] Cnt_

  리포트 | 4페이지 | 1,000원 | 등록일 2008.04.09

  다운로드 장바구니
• 

  [논리회로] 3비트 업다운 카운터

  {3비트 UP/DOWN 카운터. 목 적. 3비트 UP/DOWN 카운터의 개념과 동작특성을 익히고 PLD를 이용한 회로 구현과 시뮬레이션을 통한 회로의 검증을 수행한다.. ... 증가 또는 감소하는 순서를 수로 세는 카운터이다. ... UP/DOWN 카운터에서는 증가, 또는 감소하는 계수 순서를 결정하기 위하여 하나의 제어 입력이 필요하다. 3비트 UP/DOWN 카운터의 제어입력을 A라 할 때, A=1 이면 증가하는

  리포트 | 1페이지 | 5,000원 | 등록일 2002.11.07 | 수정일 2017.02.21

  다운로드 장바구니
• 

  디지털 회로 실험 및 설계 - 74LS192를 이용한 Up-Down Counter 실험 2

  다운 카운터0 1 23 4 56 7 89? 업 카운터0 1 23 4 56 7 89실험 4) 회로도 (채터링 방지 회로도)? ... 해당하는 7-세그먼트 LED 디스플레이를 제어하기 위한 7개의 출력을 생성하므로 효율적으로 7-세그먼트를 제어했다고 분석할 수 있다.- 다음 74LS192의 경우, 4비트 동기 카운터

  리포트 | 8페이지 | 3,000원 | 등록일 2023.09.22 | 수정일 2023.09.24

  다운로드 장바구니