"100진 Pulse counter" 검색결과 1-20 / 23건

• 

  [아날로그 및 디지털 회로 설계실습] 예비보고서12

  gate 74HC028 개AND gate 74HC083 개OR gate 74HC323 개7-Segment3 개BCD Decoder 74LS473 개BCD 카운터 74HC192P3 개counter ... 74HC906 개가변저항 1MΩ1 개가변저항 10KΩ2 개저항 330Ω, 1/2W, 5%21 개Switch2 개커패시터 100uF2 개사용장비오실로스코프(Oscilloscope)1 ... 카운터 회로를 설계하였다.0101에서 reset하기 위해 2,6번 pin에 AND gate를 추가하여 CLR에 입력을 주어 reset 되게 하였다.< 4.4 > 추가 기능 스위치 추가Pulse에

  리포트 | 5페이지 | 1,500원 | 등록일 2022.09.14

  다운로드 장바구니
• 

  [A+] 중앙대학교 아날로그및디지털회로설계실습 12차 예비보고서

  BCD counter 74HC192가 UP 카운터로 동작하기 위해 UP(CPU)에 clock, DOWN(CPD)에 VDC 5V를 인가하였다. ... LOAD 단자의 경우 카운터의 정상 동작을 위해 High에 연결하였다.BCD counter 74HC192의 QA, QB, QC, QD 출력을 BCD Decoder MC14511B 칩의 ... 기본적인 클럭 생성 회로 및 카운터 회로 테스트1Hz의 Clock 신호를 만들기 위해 주기가 1초인 pulse 입력을 인가하였다.

  리포트 | 6페이지 | 1,000원 | 등록일 2024.02.17

  다운로드 장바구니
• 

  12. Stopwatch 설계 예비보고서 [2021년도 아날로그 및 디지털 회로 설계 실습 A+ 자료]

  74HC003개NOR gate 74HC023개AND gate 74HC083개OR gate 74HC323개7-Segment3개BCD Decoder 74LS473개BCD 카운터 74HC192P3개counter ... 74HC906개가변저항 1MΩ1개가변저항 10KΩ2개저항 330Ω, 1/2W, 5%21개Switch2개커패시터 100uF2개사용장비오실로스코프 (Oscilloscope)1대브레드보드 ... 따라서 JK Flip flop과 and gate를 이용하여 start를 위해서 switch를 on 했을 때에만 pulse가 인가되며 회로가 동작하고, switch를 off했을 때에는

  리포트 | 6페이지 | 1,000원 | 등록일 2022.09.06

  다운로드 장바구니
• 

  Counter 회로제작 (기초공학실습, KAIST)

  [리플 counter][동기형 카운터]3. ... 동작상태 : CK pulse 는 수동이나 1Hz의 주기에 놓는다.CK pulse 에 대한 A, B, C, D 점에 대한 상태를 그리시오4. ... RESULT WITH ERROR ANALYSIS (or GRAPH)CK pulse 에 따른 A,B,C,D 점에 대한 상태.- 실제로 7-segment-display의 동작을 확인하였다

  리포트 | 8페이지 | 1,500원 | 등록일 2020.12.31

  다운로드 장바구니
• 

  n진 카운터 설계

  이제 그 소자들을 이용하여 1 ~ 100진 까지 중 임의의 진을 하나 선택하여 카운트 할 수 있는 기기를 설계 해볼까 한다. ... 예를 들어 BCD Decoder의 입력이 1(0001)인 경우 그 출력은 7 - Segment의 b, c 단자에 해당하는 출력단자를 동작시켜 LED b, c를 구동시킨다. ... LED b, c의 배치가 1자 모양이므로 인간은 십진수 1로 인식한다.

  리포트 | 6페이지 | 2,500원 | 등록일 2013.06.02

  다운로드 장바구니
• 

  실험4 프로젝트 소스분석 C++ 8051 코드만 분석한 자료

  ++; break; // 증가case QS2 : counter--; break; // 감소case QS4 : counter--; break; // 감소case QS7 : counter ... 인자 a, b, c는 각각 세그먼트로 2자리씩 출력될 값인데, 각 숫자당 4비트 2진 데이터로 만들어서 내보내야 7447이 인식한다.일단 자리수별로 분리하기 위해 a를 10으로 나누어 ... = _p3^2; // Pulse Counter Input INT0 Pin_sfrbit direction= _p3^4; // Pulse Counter Direction_sfrbit clear

  리포트 | 12페이지 | 2,500원 | 등록일 2014.12.16 | 수정일 2015.10.31

  다운로드 장바구니
• 

  제세동간호 (defibrillation)

  외부에서 counter shock이 주어진 후에는 ICD를 확인한다.)6) 제세동 패들은 처방 또는 미국 심장협회(AHA)의 권고안에 따라 충전한다. ... 심실상성 빈맥(paroxysmal supraventricular tachycardia)심방 세동(atrial fivrillation)심방 조동(atrial flutter)1차시도100J50J100J50J2차시도200J100J200J100J이후의 ... 영구형 심박조율기를 가진 경우 pulse generator 위에 직접 paddle을 놓지 않는다.

  리포트 | 10페이지 | 2,000원 | 등록일 2017.04.05

  다운로드 장바구니
• 

  플립플롭과 카운터

  CLF과 PR을 접속한 후, clock pulse (100Hz, 0~5V 구형파)를 CP에 인가하라. J와 K 입력은 Pull-up 저항과 스위치를 사용하여 구성하라.6. ... 그림 9.5의 회로에서, J와 K의 4가지 조합 (00,01,10,11)에 대한 Q와 Q'의 파형을 clock pulse (100Hz 구형파)와 함께 oscilloscope로 측 A ... =>비동기식 10진 카운터(asynchronous decade counter)의 대표적인 IC에는 SN7490이 있다.SN7490은 JK 마스터 슬레이브 플립플롭 A,B,C,D의 4회로와

  리포트 | 12페이지 | 2,000원 | 등록일 2013.12.01 | 수정일 2014.05.28

  다운로드 장바구니
• 

  실험4 프로젝트 보고서 ( 소스 해설 필수자료 ) 직접 작성 마이크로컨트롤러 마이크로프로세서 타이머 시계

  ++; break; // 증가case QS2: counter--; break; // 감소case QS4: counter--; break; // 감소case QS7: counter++ ... ; break; // 증가case QSD: counter--; break; // 감소case QSE: counter++; break; // 증가case QS8: counter++; ... break; //_enable = 0;desk = qabcounter;move_enable = 1;if (clear == 0) { // Pulse Counter Resetcounter

  리포트 | 29페이지 | 3,500원 | 등록일 2014.12.16

  다운로드 장바구니
• 

  디지털 텀프 정환 디지털오르간

  시간의 표시 형식은 0분 00초를 7 segment를 이용하여 표시한다.ㆍ 주어진 100Khz clock을 8진 counter를 통한 분주를 이용하여 각각의 계이름에 맞는 주파수로 ... 초기에는 4진 counter를 이용하여 1kHz의 clock을 분주하는 방법을 사용하였는데 digital counter는 정수 단위로 숫자를 counting 하기 때문에 이 방법에서 ... 되는 시점에 한 클럭만이 0이 되도록 Q1 과 /Q0를 NAND에 drive 시켜서 한 pulse를 얻을 수 있었다.(4) piezo_do_do_100k_carry흰건반 8개(도~도

  리포트 | 13페이지 | 1,000원 | 등록일 2013.01.24

  다운로드 장바구니
• 

  디지털시스템(TTL CLOCK)

  Divide-by-N counter의 종류는 6진 counter, 10진 counter, 12진 counter가 필요하다. ... 여기서 나오는 신호를 10진 counter를 이용해서 초와 분을 나타내고 12카운터로 시를 표현한다. ... 크리스탈 10Mhz를 발진한다.b. 74390을 통과할 때마다 1/100분주가 되어 74390 3개를 통과하면 10Hz의 주파수가 나온다.c. 10Hz를 활용하여 LED에 연결하면

  리포트 | 51페이지 | 2,000원 | 등록일 2010.07.02

  다운로드 장바구니
• 

  Lab 3-4 CMOS 논리회로 시뮬레이션

  Lab 3-4-5 2진 down counter의 시뮬레이션.option opst=2.inc mos3.lib.global vdd gndvdd vdd gnd dc 5.subckt inverter ... gnd pulse(0 5 10n 1n 1n 50n 100n)vd d1 gnd pwl(0n 0 20n 0 21n 5 40n 5 41n 0 80n 0 81n 5 150n 5v 151n ... gnd pulse(0 5 10n 1n 1n 50n 100n).tran 0.1n 2000n.endout3을 기준으로 주파수가 1이면 out2 주파수는 2이고 out1의 주파수는 4이고

  리포트 | 8페이지 | 1,000원 | 등록일 2010.08.28

  다운로드 장바구니
• 

  N체분계수기와 10진 계수기

  감소하는 순서로 변화된다면 감소형 카운터(down counter)라고 말한다. ... 만일 이 카운터의 상태값이 < 그림 5-a >에 나타낸 것과 같이 증가하는 순서로 변화된다면 증가형 카운터(up counter)라고 말하고, < 그림 5-b >에 나타낸 것과 같이 ... 카운터 상태천이도>아마도 가장 흔한 형태의 카운터는 n비트 이진 카운터(n-bit binary counter)이다. n비트 이진 카운터는 n개의 플립플롭으로 구성되며, 2n개의 상태를

  리포트 | 6페이지 | 1,500원 | 등록일 2010.05.23

  다운로드 장바구니
• 

  논리 회로 설계 및 실험 디지털 시계 기말과제

  순서로 변화된다면 감소형 카운터(down counter)라고 말한다. ... 문제는 저항 값이 였는데 75~100옴 의 저항을 사용 하였더니 LED가 터질 정도로 불의 밝기가 밝았다. ... 0000, 0001, 0010, ... , 1000, 1001)을 상태 값으로 가지는 카운터를 말하고, 십진 카운터(decade counter)라고도 한다.State Diagram(

  리포트 | 15페이지 | 1,000원 | 등록일 2010.10.19

  다운로드 장바구니
• 

  동기식 카운터 예비보고서

  실험 순서(1) 실험 1: 4비트 2진 카운터그림 8-4는 4 Bit binary counter 7493을 사용하여 회로를 구성하였다. ... 계수시 카운터의 출력이 100일 때 다음 출력은 101로 되는데, 로부터 출력 Q2는 count-up 제어입력과 출력 Q1과의 AND 논리연산 결과로서 발생하는 전단 출력(동시에 클럭 ... 따라서 로부터 Q3Q2Q1 : 100 -> 101로 변할 때 Q2 출력은 변함이 없다.

  리포트 | 10페이지 | 1,000원 | 등록일 2011.09.16

  다운로드 장바구니
• 

  CMOS 논리회로 HSPICE 시뮬레이션

  Lab 3-4-5. 2진 down counter의 시뮬레이션- 전원 : VDD = DC 5[V]- 소자 : cap은 회로도에 주어진 값을 사용, D 플립플롭을 3개 연결.title ... gnd pulse(0 5 10n 1n 1n 50n 100n).tran 0.1n 2000n.end※ clock : (한 주기 800n일 경우) 기준 주파수 = 8out1 : (한 주기 ... D 플립플롭을 이용하여 down counter를 설계하고 시뮬레이션 한다.? 실 습1. Lab 3-4-1.

  리포트 | 18페이지 | 2,000원 | 등록일 2008.06.01

  다운로드 장바구니
• 

  통신공학실험 예비문제풀이

  그런데 온도나 주변전자파환경 등 주변영향에 민감한 정서불안적 성격을 갖고 있기 때문에 PLL같은 복잡한 구조를 만들게 만드는 주인공.② Divider (또는 counter)VCO의 ... AM변조는 장파 153～279kHz, 중파 520～1610kHz, 단파 2,300～26,100kHz 등의 방송 또는 항공무선에 사용된다.3.2. ... 각 표본별로 그 신호 레벨을 일정 비트를 가지는 2진 부호로 바꾸어 부호화함.전송손실 최소화, 잡음제거, 상호간섭배제,전송선상에 설치되어있는 중계소에서 일그러짐 없이 원래 신호로 재생

  리포트 | 18페이지 | 2,000원 | 등록일 2011.11.16

  다운로드 장바구니
• 

  [논리회로실험] 시프트레지스터와 카운터 (예비)

  이에 대한 대표적인 예로 링 카운터(ring counter)와 존슨 카운터(Johnson counter) 등이 있다.◇ 따라서 이진 카운터에서 카운트하는 수는 0~-1이고 n이 8이므로 ... 는 뜻이며, 레지스터의 동작은 클록 펄스(clock pulse)의 입력에 의해서 이루어진다.2) 시프터(shifter)레지스터에 기억된 데이터 비트들을 왼쪽이나 오른쪽으로 1 비트씩 ... 여기서 2진 데이터값을 10진수로 바꾸어 보면 5비트 (10000)2은 (16)10이 되고 (1000)2은 (8)10, (100)2은 (4)10가 된다.

  리포트 | 16페이지 | 1,500원 | 등록일 2009.03.20

  다운로드 장바구니
• 

  N체분기와 10진 계수기

  수치부과(Weighted) BCD 10진 계수기 8421과 2`421에 대하여 학습한다. 8421 계수기의 불법상태(사용치 않는 계수상태)에 대하여 학습한다.순차회로(counter) ... 간소화된 입력 함수를 이용하여 회로도를 완성한다.동기식 modulo-N 카운터카운터란 일반적으로 그림의 상태천이도에 나타낸 것과 같이 클럭펄스(clock pulse)가 하나씩 인가될 ... : 증가하는 순으로 계수 - down counter : 감소하는 순으로 계수비동기식 순차회로각 플립플롭들의 상태변화가 동시에 일어나지 않고 자신의 앞쪽에 있는 플립플롭의 상태변화가

  리포트 | 63페이지 | 2,500원 | 등록일 2007.04.21

  다운로드 장바구니
• 

  논리회로-D/A 와 A/D Converter 예비보고서

  .(2) counter type A/D Co는다. ... 비교기의 출력 LOW는 AND Gate를 동작시키지 않게 하기 위해 clock pulse는 이 이상 카운터에 이르지 않는다. ... 입력전압을 0.75V 인가했을 때 A/D counter-ramp의 동작- A/D 변환기는 진리표에 따라서 정확한 전압이 얻어질 때까지 증가방향으로 Up Count 된다.

  리포트 | 19페이지 | 1,000원 | 등록일 2008.04.30

  다운로드 장바구니