"HBE COMBO II -SE Ver" 검색결과 1-19 / 19건

• 

  전전컴실험Ⅱ 06반 제03주 Lab#02 [『HBE-ComboⅡ-SE』, 『Xilinx ISE』] 결과 보고서

  JTAG를 이용하여 HBE-COMBO II –SE장비에 연결하고, 파일을 프로세서에 저장시킨다.3. ... -3A1500 ~ 25 000입출력 최적화스파탄-3AN1500 ~ 25 000비휘발성스파탄-3E2 000 ~ 33 000논리 최적화스파탄-3A DSP37 000 ~ 54 000DSP ... (나) 스파탄-3이중 우리가 실험에서 사용하는 스파탄-3에 대해 자세해 알아본다면,스파탄 계열은 저가형 부품이며, 대부분 버텍스-2 계열와 비슷하다.동일한세대의 버텍스 소자보다 동작속도가

  리포트 | 17페이지 | 1,500원 | 등록일 2013.09.09 | 수정일 2013.09.15

  다운로드 장바구니
• 

  전전컴실험Ⅱ 06반 제03주 Lab#02 [『HBE-ComboⅡ-SE』, 『ISE』] 예비 보고서

  II-SE(가) HBE-Combo II-SE 장비는 FPGA를 이용한 디지털 논리회로 설계하여 실습을 위한 장치로, 디지털 논리회로에서 많이 사용하는 스위치, LED, FND(FND ... JTAG를 이용하여 HBE-COMBO II –SE장비에 연결하고, 파일을 프로세서에 저장시킨다.3. ... JTAG를 이용하여 HBE-COMBO II –SE장비에 연결하고, 파일을 프로세서에 저장시킨다.3.

  리포트 | 14페이지 | 1,000원 | 등록일 2013.09.09 | 수정일 2013.09.15

  다운로드 장바구니
• 

  전전컴실험Ⅱ 06반 제04주 Lab#03 [Verilog HDL] 결과보고서

  JTAG를 이용하여 HBE-COMBO II –SE장비에 연결하고, 파일을 프로세서에 저장시킨다.3. ... JTAG를 이용하여 HBE-COMBO II –SE장비에 연결하고, 파일을 프로세서에 저장시킨다.3. ... JTAG를 이용하여 HBE-COMBO II –SE장비에 연결하고, 파일을 PROM에 저장시킨다.3. 전원을 끄고 다시 켠후, 출력에 연결된 LED의 점등을 확인한다.나.

  리포트 | 15페이지 | 1,500원 | 등록일 2013.09.09 | 수정일 2013.09.15

  다운로드 장바구니
• 

  전전컴실험Ⅱ 06반 제04주 Lab#03 [Verilog HDL] 예비보고서

  JTAG를 이용하여 HBE-COMBO II –SE장비에 연결하고, 파일을 프로세서에 저장시킨다.3. ... JTAG를 이용하여 HBE-COMBO II –SE장비에 연결하고, 파일을 프로세서에 저장시킨다.3. ... (turn-off) 지연(하이 임피던스 값 (z)으로 변화하는 것과 관계)(3)behavioral modeling(가) 최상위 추상화 수준에서의 회로 설계를 말한다.

  리포트 | 11페이지 | 1,000원 | 등록일 2013.09.09 | 수정일 2013.09.15

  다운로드 장바구니
• 

  전전컴실험Ⅱ06반 제12주 Lab#09 [Text-LCD] 결과 레포트

  (나) 특징-LHS+RHS 형식으로 사용한다.-ASSIGN이란 키워드로 시작해야 한다.-ASSIGN OPERATOR는 =를 사용해야 한다. ... (나)특징-형식 : LHS + RHS 또는 LSH ... -ALWAYS, INITIAL 블록, TASK, FUNCTION 내부에는 사용이 불가능하다.(2) PROCEDUAL ASSIGNMENTS(가) procedural assignment는

  리포트 | 14페이지 | 2,000원 | 등록일 2013.09.09 | 수정일 2016.06.23

  다운로드 장바구니
• 

  전전컴실험Ⅱ 06반 제11주 Lab#09 [Text-LCD] 예비 레포트

  (나) 특징-LHS+RHS 형식으로 사용한다.-ASSIGN이란 키워드로 시작해야 한다.-ASSIGN OPERATOR는 =를 사용해야 한다. ... (나)특징-형식 : LHS + RHS 또는 LSH ... -ALWAYS, INITIAL 블록, TASK, FUNCTION 내부에는 사용이 불가능하다.(2) PROCEDUAL ASSIGNMENTS(가) procedural assignment는

  리포트 | 10페이지 | 1,000원 | 등록일 2013.09.09 | 수정일 2013.09.15

  다운로드 장바구니
• 

  전전컴실험Ⅱ 06반 제07주 Lab#05 [Decoder, Encoder, Mux] 결과 보고서

  (나) 특징-LHS+RHS 형식으로 사용한다.-ASSIGN이란 키워드로 시작해야 한다.-ASSIGN OPERATOR는 =를 사용해야 한다. ... (나)특징-형식 : LHS + RHS 또는 LSH ... convertor / Excess-3 to BCD code convertor와 BCD to Binary decoder를 만들어 보는 실험을 하였다.

  리포트 | 15페이지 | 1,500원 | 등록일 2013.09.09 | 수정일 2013.09.15

  다운로드 장바구니
• 

  전전컴실험Ⅱ 06반 제07주 Lab#05 [Decoder, Encoder, Mux] 예비 보고서

  (나) 특징-LHS+RHS 형식으로 사용한다.-ASSIGN이란 키워드로 시작해야 한다.-ASSIGN OPERATOR는 =를 사용해야 한다. ... (나)특징-형식 : LHS + RHS 또는 LSH ... -ALWAYS, INITIAL 블록, TASK, FUNCTION 내부에는 사용이 불가능하다.(2) PROCEDUAL ASSIGNMENTS(가) procedural assignment는

  리포트 | 11페이지 | 1,000원 | 등록일 2013.09.09 | 수정일 2013.09.15

  다운로드 장바구니
• 

  전전컴실험Ⅱ 06반 제09주 Lab#07 [FSM, Counter] 결과보고서

  JTAG를 이용하여 HBE-COMBO II –SE장비에 연결하고, 파일을 프로세서에 저장시킨다.3. 실제로 장비를 구동시켜본 후, 이론상의 결과와 일치하는지 확인한다.4. ... (나) 특징-LHS+RHS 형식으로 사용한다.-ASSIGN이란 키워드로 시작해야 한다.-ASSIGN OPERATOR는 =를 사용해야 한다. ... 여기서 상태(state)가 변하는 순서가 순차적으로 '0'->'1'->'3'->'2'라고 하면 상태(state)의 변화자체는 "상태천이(state transiton)"라고 일반적으로

  리포트 | 12페이지 | 1,500원 | 등록일 2013.09.09 | 수정일 2013.09.15

  다운로드 장바구니
• 

  전전컴실험Ⅱ 06반 제05주 Lab#04 [Arithmetic Logic, Comparator] 결과 보고서

  (나) 특징-LHS+RHS 형식으로 사용한다.-ASSIGN이란 키워드로 시작해야 한다.-ASSIGN OPERATOR는 =를 사용해야 한다. ... (나)특징-형식 : LHS + RHS 또는 LSH ... -ALWAYS, INITIAL 블록, TASK, FUNCTION 내부에는 사용이 불가능하다.(2) PROCEDUAL ASSIGNMENTS(가) procedural assignment는

  리포트 | 18페이지 | 1,500원 | 등록일 2013.09.09 | 수정일 2013.09.15

  다운로드 장바구니
• 

  전전컴실험Ⅱ 06반 제05주 Lab#04 [Arithmetic Logic, Comparator] 예비 보고서

  (나) 특징-LHS+RHS 형식으로 사용한다.-ASSIGN이란 키워드로 시작해야 한다.-ASSIGN OPERATOR는 =를 사용해야 한다. ... (나)특징-형식 : LHS + RHS 또는 LSH ... 실제 실험에서 A의 입력 값이 B보다 작으면 CARRY값이 생겨 LED를 점등되고, 결과값은 A-B에 해당하는 값이 LED의 점등을 통해 나타날 것이다.1.

  리포트 | 9페이지 | 1,000원 | 등록일 2013.09.09 | 수정일 2013.09.15

  다운로드 장바구니
• 

  전전컴실험Ⅱ 06반 제08주 Lab#06 [Flip-Flop, Register, SIPO] 결과보고서

  BCD Code to EXCESS-3 Code를 만든 후 저장한다.2. JTAG를 이용하여 HBE-COMBO II –SE장비에 연결하고, 파일을 프로세서에 저장시킨다.3. ... (나) 특징-LHS+RHS 형식으로 사용한다.-ASSIGN이란 키워드로 시작해야 한다.-ASSIGN OPERATOR는 =를 사용해야 한다. ... 새로운 입력 값인 0111을 입력하자 1010의 excess-3값이 출력되었다. 그리고 1111(9보다 큰 입력 값) excess-3의 값이 0000이 나왔다.

  리포트 | 11페이지 | 1,500원 | 등록일 2013.09.09 | 수정일 2013.09.15

  다운로드 장바구니
• 

  전전컴실험Ⅱ 06반 제10주 Lab#08 [7-segment, Piezo] 결과 보고서

  (나) 특징-LHS+RHS 형식으로 사용한다.-ASSIGN이란 키워드로 시작해야 한다.-ASSIGN OPERATOR는 =를 사용해야 한다. ... (나)특징-형식 : LHS + RHS 또는 LSH ... (참고문헌) ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥14< 초록 (Abstract) >이번 inlab 과제는 4bit up/down counter를 사용해서 1부터 15까지 차례로 +1혹은-1이

  리포트 | 15페이지 | 1,500원 | 등록일 2013.09.09 | 수정일 2013.09.15

  다운로드 장바구니
• 

  전전컴실험Ⅱ 06반 제15주 Project [최종보고서] 전자시계, digital watch

  BLOCK-DIAGRAM 및 동작 개요-세계 시계 기능 : button을 누르면 시간이 차례대로 바뀐다. ... 여기서 상태(state)가 변하는 순서가 순차적으로 '0'->'1'->'3'->'2'라고 하면 상태(state)의 변화자체는 "상태천이(state transition)"라고 일반적으로 ... -세계 시계 기능 : 뉴욕(NY), 시드니(SYD), 두바이(DUB) 시간을 알 수 있다.코드-first detectreg_hr_up

  리포트 | 8페이지 | 1,000원 | 등록일 2013.09.09 | 수정일 2013.09.15

  다운로드 장바구니
• 

  전전컴실험Ⅱ 06반 제14주 Project [중간보고서] 전자시계, digital watch

  : 24시간 모드까지 기본적인 시계동작을 마무리 짓는다-목요일 오전 : 수정 up/down mode를 완성 ... clock project 전자전기컴퓨터 공학부2009440111 이종욱..PAGE:2프로젝트 block diagram로젝트 진행사항프로젝트 일정목 차프..PAGE:3프로젝트의 block-diagram ... = 1000) beginstate = basic ;endelse if (reg2_hr_up == 1) begincnt_hr_01 = cnt_hr_01 + 1 ;end..PAGE:6-수요일

  리포트 | 6페이지 | 1,000원 | 등록일 2013.09.09

  다운로드 장바구니
• 

  전전컴실험Ⅱ 06반 제14주 Project [중간보고서] 전자시계, digital watch

  나머지 구현할 사항-11시 59분이 되면 pm으로 바뀌면서 12시가 넘어가고 12시 59에서는 01시로 넘어 간다.-24시간 모드-수정 모드-알람모드-세계시간 모드나. ... BLOCK-DIAGRAM 및 동작 개요-세계 시계 기능 : button을 누르면 시간이 차례대로 바뀐다. ... 일정-수요일 : 24시간 모드까지 기본적인 시계동작을 마무리 짓는다-목요일 오전 : 수정 up/down mode를 완성한다-목요일 오후 : 추가기능인 알람 모드와 세계시간 모드를 완성페이지

  리포트 | 4페이지 | 1,000원 | 등록일 2013.09.09 | 수정일 2013.09.15

  다운로드 장바구니
• 

  전전컴실험Ⅱ 06반 제15주 Project [최종보고서] 전자시계, digital watch

  BLOCK-DIAGRAM 및 동작 개요-세계 시계 기능 : button을 누르면 시간이 차례대로 바뀐다. ... 여기서 상태(state)가 변하는 순서가 순차적으로 '0'->'1'->'3'->'2'라고 하면 상태(state)의 변화자체는 "상태천이(state transition)"라고 일반적으로 ... -세계 시계 기능 : 뉴욕(NY), 시드니(SYD), 두바이(DUB) 시간을 알 수 있다.코드-first detectreg_hr_up

  리포트 | 8페이지 | 1,000원 | 등록일 2013.09.09

  다운로드 장바구니
• 

  베릴로그 verilog 전자시계, digital watch verilog 실행 file

  리포트 | 10,000원 | 등록일 2013.09.09 | 수정일 2022.09.10

  다운로드 장바구니
• 

  베릴로그 verilog 프로젝트project 기본 전자시계 digital watch 소스 파일

  NET "in_CLK" LOC = P76;NET "out_En" LOC = P154;NET "out_RS" LOC = P156;NET "out_RW" LOC = P155;NET "out_DB[7]" LOC = P143;NET "out_DB[6]" LOC = P144;N..

  리포트 | 66페이지 | 10,000원 | 등록일 2013.09.09 | 수정일 2022.09.10

  다운로드 장바구니