"JK F.F" 검색결과 1-20 / 414건

• 

  FPGA 디지털 시스템 설계 : 4bit Shift Register 설계 및 Gated D Latch, D F/F, Reset D F/F, JK F/F 분석

  4bit Shift Register 설계 및Gated D Latch, D F/F, Reset D F/F, JK F/F 분석1. ... JK Flip-flop (Rising edge)Asynchronous Negative Reset Rising Edge JK F/F를 만들기 위해, always@(posedge clk ... 클럭에 맞춰 Reset이 작동되는 D F/F이므로 Synchronous Reset D F/F이다.

  리포트 | 3페이지 | 1,000원 | 등록일 2012.06.18

  다운로드 장바구니
• 

  [논리회로] 플립플롭, F/F, latch, flip flop,D F/F,T F/F, SR F/F, JK F/F

  즉 JK 플립플롭의 J와 K 입력단자를 각각 SR 플립플롭의 S와 R 입력단자로 생각하면, JK=00, 01, 10일 경우에는 SR 플립플롭과 동일한 기능(JK=SR=00일 경우 출력 ... 변화 없음, JK=SR=01일 경우 리셋 기능을 수행하여 출력 Q=0이 됨, JK=SR=10일 경우 세트 기능이 한다. ... 상승 모서리 트리거 방식 D 플립플롭5 JK 플립플롭SR 플립플롭에서는 입력단자 S와 R에 1을 동시에 인가해서는 안된다는 사실을 이미 언급했었다.

  리포트 | 13페이지 | 1,500원 | 등록일 2004.03.16

  다운로드 장바구니
• 

  디지털 회로 실험 및 설계 - JK Flip Flop, D, T Flip Flop 실험 2

  F.F 회로를 구성하고, 표를 완성하시오.- 이론값JKCLKQQ'010->101011->001000->101001->001100->101101->010110->110111->001000 ... 변하지 않으며, T=1일 때 출력이 토글된다.- 위 실험 결과도 비슷하게 T=0 일 때는 상태를 유지했다가, T=1 일 때 측정값이 토글되는 것을 볼 수 있다.실험7) 다음 T F.F ... 결과적으로 입력 D와 출력 Q는 항상 같다는 성질을 가지고 있는데, 실험 결과도 이와 같이 D = 0 일 때는 Q = 0, D = 1 일 때는 Q = 1이 측정되었다.실험5) 다음 D F.F

  리포트 | 15페이지 | 3,000원 | 등록일 2023.09.22 | 수정일 2023.09.24

  다운로드 장바구니
• 

  디지털 회로 실험 및 설계 - JK Flip Flop, D, T Flip Flop 실험 1

  JK 플립플롭- JK 플립플롭의 'JK'는 집적회로를 최초로 발명한 미국의 물리학자 잭 킬비를 기념하기 위해 붙인 이름이다. ... 데이터시트※ DM7476M(JK 플립플롭), DM7474M(D 플립플롭)- JK 플립플롭의 핀넘버와 스펙- D 플립플롭의 핀넘버와 스펙? ... T 플립플롭은 JK 플립플롭의 입력 J와 K를 묶어 하나의 입력 'T'를 만든 것이다. 이렇게 하면, JK 플립플롭의 토글 동작만을 사용하게 된다.

  리포트 | 14페이지 | 3,000원 | 등록일 2023.09.22

  다운로드 장바구니
• 

  A+받은 카운터(계수기,COUNTER) 회로 예비보고서 PSPICE

  그림 2를 살펴보면 두 JK f-f의 입력 J, K에 +5V 전압이 인가되어 있다. ... (2) 계수기의 동작두 개의 JK f-f로 구성된 2-bit 계수기는 그림 2와 같이 구성할 수 있다. ... 즉, High 신호가 입력되고 있는 것이다. (1)에서 살펴보았듯이 JK f-f는 두 입력이 모두 1일 때 토글 동작을 수행한다.

  리포트 | 5페이지 | 1,000원 | 등록일 2022.12.28

  다운로드 장바구니
• 

  [건국대학교 전기전자기초실험1 A+][2024 Ver] 15주차 - 결과레포트

  커패시터 1F, 10F, 직류 전원공급장치, 전선그림 (a)는 SN74LS76A와 555타이머(NE555)의 내부 핀 구조를 나타내며 그림 (b)는 JK 플립플롭(Flip-flop ... 본 실험을 위하여 필요한 준비물은 다음과 같다.NE555 타이머, 저항 2.5kΩ, 7.5kΩ, 10kΩ 커패시터 1F, 10F, 직류 전원공급장치, 전선다음은 NE555 타이머의 ... JK 플립플롭 실험본 실험에서는 SN74LS76A IC소자를 이용하여 JK 플립플롭을 구성하고 입력신호에 대한 출력파형을 측정한 후 진리표와 비교하여 그 특성을 확인한다.

  리포트 | 12페이지 | 5,000원 | 등록일 2024.08.10 | 수정일 2024.08.16

  다운로드 장바구니
• 

  [A+][예비레포트] 중앙대 아날로그 및 디지털 회로 설계실습 11. 카운터 설계

  구형파의 클락 신호를 인가해주었을 때 Q1은 클락 신호가 falling edge 일 때 값이 변하였고 첫번째 JK F/F의 출력을 두 번째 JK F/F 입력에 연결하여서 첫 번째 ... 또한, 입력 신호, Q1 신호, Q2 신호의 파형을 함께 그린다.2개의 JK F/F를 사용해 비동기식 4진 카운터 회로를 구성하였다.Function Generator를 이용해 1MHz의 ... JK F/F의 출력이 falling edge일 때 값이 변하는 것을 알 수 있다.따라서 입력신호의 주파수는 1MHz이지만 Q1신호는 0.5MHz, Q2신호는 0.25MHz이다.2-2

  리포트 | 4페이지 | 1,000원 | 등록일 2022.04.08

  다운로드 장바구니
• 

  건국대학교 전기전자기초실험1 14주차 결과보고서 A+

  커패시터 1F, 10F, 직류 전원공급장치, 전선그림 (a)는 SN74LS76A와 555타이머(NE555)의 내부 핀 구조를 나타내며 그림 (b)는 JK 플립플롭(Flip-flop ... 본 실험을 위하여 필요한 준비물은 다음과 같다.NE555 타이머, 저항 2.5kΩ, 7.5kΩ, 10kΩ 커패시터 1F, 10F, 직류 전원공급장치, 전선다음은 NE555 타이머의 ... 플립플롭의 클럭과 입력신호는 NE555 타이머 IC소자를 이용하여 생성한다.NAND 게이트(CD4011B), NE555 타이머 1개, 저항 7.5kΩ, 커패시터 1F, 10F, 직류

  리포트 | 11페이지 | 5,000원 | 등록일 2024.04.14 | 수정일 2024.04.22

  다운로드 장바구니
• 

  [논리회로실험] Latch & Flip-Flop 예비보고서

  =01이면 Q=0, JK=10이면 Q=1, JK=00이면 Q=Q(t-1) (이전 값), JK=11이면 Q(t-1)' (이전 값의 보수)C=0일 때 JK의 값에 상관없이 Q(t-1) ... rising edge에서 JK=01이면 Q=0, JK=10이면 Q=1, JK=00이면 Q=Q(t-1) (이전 값), JK=11이면 Q(t-1)' (이전 값의 보수)CLK이 0인 상태에선 ... :Set1115) D F/F- R-S F/F이 변형된 형태- C가 0에서 1이 되는 rising edge에서 D의 입력이 반영됨- rising edge에서 D=1일 때 입력 값 =

  리포트 | 8페이지 | 1,000원 | 등록일 2021.05.04 | 수정일 2021.06.04

  다운로드 장바구니
• 

  [A+]중앙대 아날로그및디지털회로설계 실습 예비보고서11 카운터 설계

  F lip F lop 의 동작 방식과 동일하다4. ... 의 R 과 S 에 대응되고 둘 다 1 이면 출력이 반전된다- 74 H C73 (JK Flip Flop) : dual JK Flip Flop 칩인 74 H C73 은 clock 의 falling ... 실습을 위한 이론적 배경JK Flip Flop : RS 플립플롭에서 set 과 reset 에 동시에 1 이 들어왔을 때의 문제를 보완하기 위해 설계된 회로이다 J 와 K 는 R S

  리포트 | 9페이지 | 1,000원 | 등록일 2022.09.08

  다운로드 장바구니
• 

  [논리회로실험] Latch & Flip-Flop - 결과보고서

  =00이면 이전 상태 유지, JK=01이면 Q=0, JK=10이면 Q=1, JK=11이면 이전 값의 보수 출력CLK(C)=0일 때 JK의 입력에 상관없이 이전 상태 유지예상결과 Truth ... ) 실험 5 : J-K F/F (IC 이용)- 74HC76 칩을 이용하여 J-K F/F 회로를 구현한다.- CLK을 넣어주고 J와 K의 입력을 변경해주며 출력을 관찰하고 Truth ... =00이면 이전 상태 유지, JK=01이면 Q=0, JK=10이면 Q=1Enable(C)=0일 때 J와 K의 입력에 상관없이 이전 상태 유지예상결과 Truth table과 일치한다.5

  리포트 | 6페이지 | 1,000원 | 등록일 2021.05.04

  다운로드 장바구니
• 

  디지털논리회로2 중간고사

  [문제 1] – 10점다음은 Jk-F/F과 T-F/F의 회로도이다. 여기표를 완성 하시오. ... 데이터를 더해서 A에 누적하여 저장하는 기능 구현(아래의 Full-Adder 참고)• LSB 부터 출력• A의 출력을 x, B의 출력을 y로 정의• 가산에 의해 발생하는 캐리는 JK-F ... /F에 저장한 뒤 다음 자리 연산에 더함1) 상태표2) 논리식 도출3) 논리 회로도 작성

  시험자료 | 1페이지 | 2,000원 | 등록일 2021.11.23

  다운로드 장바구니
• 

  디지털 회로 실험 및 설계 - Multiplexer, DeMultiplexer 실험, JK Flip Flop 순차회로 실험 2

  디지털회로실험및설계 결과 보고서 #4( Multiplexer, DeMultiplexer 실험 / JK F.F을 이용한 순차회로 실험 )과 목담당교수제 출 일학 번이 름? ... 결과분석- 이 회로는 시간이 없어서 실패했는데, 이론을 바탕으로 결과 예측 및 분석을 해보자면, 위 회로는 JK F.F을 활용한 비동기 카운터로서, 클럭에 NOT게이트가 있어 상향 ... 조합 논리회로인 DeMUX를 잘 활용한 실험 결과였다.- 이론값대로 결과 잘 나왔고, 전압 레벨 또한 High는 4.3V 정도, Low는 0.16V 정도로 잘 나왔다.실험 5) JK

  리포트 | 15페이지 | 3,000원 | 등록일 2023.09.22 | 수정일 2023.09.24

  다운로드 장바구니
• 

  11. 카운터 설계 예비보고서 - [아날로그및디지털회로설계실습 A+ 인증]

  또한 예상 했던 결과와 같이 clock 주파수 f 에 대해 Q1 주파수 = f*1/2, Q2 주파수 = f*1/4, Q3 주파수 = f*1/8, Q4 주파수 = f*1/16 이 되어 ... 앞에서 확인한 것 처럼 n 개의 JK Flip Flop 사용 시 2n 진 카운터 or 분주회로를 만들수 있다. ... 그러나 2n 꼴이 아닌 m 진 카운터가 필요한 경우 JK Flip Flop 의 reset 입력을 이용해야 한다.

  리포트 | 12페이지 | 1,000원 | 등록일 2022.11.16 | 수정일 2023.01.03

  다운로드 장바구니
• 

  중국의 문학 中国的文学

  adclass=0&app_id=0&c=news&cf=1001&ch=0&di=128&fv=20&is_app=0&jk=e7ea9c3ac99fe476&k=%D3%B0%CA%D3%D2%D5% ... adclass=0&app_id=0&c=news&cf=1001&ch=0&di=128&fv=20&is_app=0&jk=e7ea9c3ac99fe476&k=%D3%B0%CA%D3%D2%D5% ... adclass=0&app_id=0&c=news&cf=1001&ch=0&di=128&fv=20&is_app=0&jk=e7ea9c3ac99fe476&k=%D1%D0%BE%BF&k0=%D1%

  리포트 | 2페이지 | 2,500원 | 등록일 2024.01.02

  다운로드 장바구니
• 

  디지털 만보기

  카운터JK F-F 과 T F-F 그리고 CLK을 사용하여 값이 하나씩 증가하는 역할을 수행F-F사이에는 지연시간이 발생하며, 한 개의 F-F은 입력주파수를 1/2로 분주한다이번 실험에서 ... 사용한 74LS90의 회로도JK F-F 3개와 SR F-F 1개로 구성되어있다시뮬레이션및실험결과분석시뮬레이션 상에서는 기울기 센서를 구현하기 어려워 스위치로 대체하였고스위치로 대체하여

  리포트 | 10페이지 | 3,000원 | 등록일 2023.11.07

  다운로드 장바구니
• 

  기초실험 7segment 결과보고서

  on이 되어서 0이 보이고 0001을 입력하면 b,c가 on이 되어서 1이 보인다.JK F/F와 이를 이용한 COUNTER 구성 방법과 동작 특성을 회로도와 함께 설명JK F/F은 ... 1이 인가 될 때 불이 켜진다.위 그림처럼 회로를 연결하면 된다.7segment 및 BCD to 7 Segment Decoder 7447은 0000을 입력하면 a,b,c,d,e,f가

  리포트 | 26페이지 | 2,000원 | 등록일 2022.04.23

  다운로드 장바구니
• 

  성결대 논리회로 기말고사 자료

  세 개의 F/F CP값에따라 그림으로 그리면 됨2.회로도를 보고 상태표, 상태도를 구하여라 jk플립플롭에 연결해서(NOR게이트 나옴 이게 핵심임 다른것들은 다 기본적인 and게이트 ... F CP값에따라 그림으로 그리면 됨2.회로도를 보고 상태표, 상태도를 구하여라 jk플립플롭에 연결해서(NOR게이트 나옴 이게 핵심임 다른것들은 다 기본적인 and게이트, not게이트들 ... 이런식으로 상태표 장석하면 완료3-2.D F/F을 이용할 경우 F/F제어식을 구하여라.

  시험자료 | 3페이지 | 50,000원 | 등록일 2023.12.23 | 수정일 2024.05.01

  다운로드 장바구니
• 

  [A+] 중앙대학교 아날로그및디지털회로설계실습 11차 예비보고서

  대해 Q1 주파수 = f, Q2 주파수 = f, Q3 주파수 = f, Q4 주파수 = f이 되어 분주회로로 활용할 수 있고, clock 신호의 주기인 1us 마다 (Q4, Q3, ... 실습 목적JK Flip Flop 을 이용한 동기식, 비동기식 카운터를 설계해 보고 리셋 기능을 이용하여 임의의 진수의 카운터를 제작할 수 있는 능력을 배양한다. ... 실습 준비물실습 준비물부품JK Flip Flop 74HC73NAND gate 74HC00NOR gate 74HC02AND gate 74HC08OR gate 74HC32LED BL-R2131H

  리포트 | 7페이지 | 1,000원 | 등록일 2024.02.17

  다운로드 장바구니
• 

  한국방송통신대학교 통계데이터과학과 실험계획과응용 2021년 출석과제(만점)

  1) 데이터의 구조식y _{ijk} = mu +a _{i} +b _{j} +c _{k} +(ab) _{ij} +(ac) _{jk} +(bc) _{jk} +e _{ijk}`i,`j,` ... } =`B ^{2} =`C ^{2} `= CIRC CIRC CIRC `=`1 로 간주하므로 A의 별명은A=BCDE=BC`=ADE 이다.5.(10점) 2수준인자A,~B,~C,~D,~F, ... Babc983313399.75=ABC190.125= SA×B×C4) 분산분석표의 작성SB×C 및 SA×C 는 비교적 작은 값을 가지므로 오차항에 풀링한 분산분석표는 아래와 같다.요인제곱합자유도평균제곱F0A2556.1251MSA

  방송통신대 | 16페이지 | 5,000원 | 등록일 2024.07.11

  다운로드 장바구니