"Lab04" 검색결과 1-20 / 2,818건

• 

  매트랩 과제6 18.05.04

  >> for x_iter=1:100for y_iter=1:100comp=(50-x_iter)/50*2+(50-y_iter)/50*2*i;mid_val=0;numx=0;while (abs(mid_val) x_ind=1:100;>> y_ind=1:100;>> figure(..

  리포트 | 1페이지 | 1,000원 | 등록일 2021.02.07

  다운로드 장바구니
• 

  서울시립대 전전설2 Lab-04 결과리포트 (2020 최신)

  전자전기컴퓨터설계실험Ⅱ결과리포트Lab-04 Combinational Logic-1작성일: 20.10.101. ... 토의In lab-04 시간 처음에 assign문 한 줄로 어떻게 carry와 sum이 한 번에 나타나는 4-bit adder를 만들 수 있을지 고민을 많이 했다. ... 실험 결과교수님께서 In lab-04 당일에 combo box test를 실습3과 응용과제에 한해 진행하라고 하셨고 실습 3의 경우 교안과 달리 assign문으로 작성하라고 말씀하신

  리포트 | 15페이지 | 1,500원 | 등록일 2021.09.10

  다운로드 장바구니
• 

  [서울시립대] 전자전기컴퓨터설계실험2 / Lab04(결과) / 2021년도(대면) / A+

  Result of this lab(1) [실습 1] one-bit 반가산기를 if 문을 사용하는 Behavioral Level modeling으로 설계하시오.Source codeTestbenchPin

  리포트 | 13페이지 | 2,000원 | 등록일 2022.07.16

  다운로드 장바구니
• 

  [서울시립대] 전자전기컴퓨터설계실험2 / Lab04(예비) / 2021년도(대면) / A+

  Pre-reportCombinational Logic 1날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용하여 Combinational Logic을 설계 및 실험하고, 설계한 로직을 시뮬레이션하기 위한 벤치를 작성하고 장비..

  리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

  다운로드 장바구니
• 

  서강대학교 23년도 마이크로프로세서응용실험 4주차 Lab04 결과레포트 (A+자료)

  마이크로프로세서응용실험 4주차 실험 보고서목적- 논리, 연산, 곱셈, 나눗셈, shift, rotation과 같은 데이터 처리 명령어들을 수행시키며, 레지스터에 저장되는 결과와 flag의 변화를 이해한다.- Flag들의 종류와 역할에 대해 이해한다. flag가 set되..

  리포트 | 68페이지 | 2,000원 | 등록일 2024.03.24

  다운로드 장바구니
• 

  (완전 세세한 정리, 끝판왕) 시립대 전전설2 4주차 Lab04 예비 레포트 Combinational Logic 1

  전자전기컴퓨터공학부 설계 및 실험2Pre La-04Combinational Logic 1실 험 날 짜학 번이 름목차1. ... ▶이름에 의한 매핑Half_adder U0 (x, y, temp_s1, temp_c2 );Half_adder U1 (s1, z, s, temp_c2 );In-Lab 실습 1 ~ 3

  리포트 | 13페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

  다운로드 장바구니
• 

  (완전 세세한 정리, 끝판왕) 시립대 전전설2 4주차 Lab04 결과 레포트 Combinational Logic 1, 전자전기컴퓨터설계실험2,

  전자전기컴퓨터공학부 설계 및 실험2Pre La-04Combinational Logic 1실 험 날 짜학 번이 름목차1.

  리포트 | 18페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

  다운로드 장바구니
• 

  Lab#04 Combinational Logic Design 1

  Post-Lab ReportLab#04 Combinational Logic Design 1@ Arithmetic Logic and Comparator담당 교수강 상 혁담당 조교실 험 ... Result of the lab12가. Inlab1. Full subtractor12나. Inlab2. 4bit subtractor15다. Inlab3. ... Purpose of this lab3나. Essential backgrounds32. Materials & Methods5가. Materials5나. Methods5다.

  리포트 | 24페이지 | 1,500원 | 등록일 2016.09.11

  다운로드 장바구니
• 

  전전컴실험III 제04주 Lab03 OPAMP Post

  입력 신호의 첨두치는 1.03V이며 출력 신호의 첨두치는 3.04V이며, 두 신호의 위상이 180도 차이가 나는 것을 확인할 수 있다. ... 이전 Pre-lab에서 설명하였듯이, 가중 가산기 회로의 출력 값은로 나타난다. ... of this Lab.[1-0] Operational amplifier를 사용하기 위하여 칩의 pin diagram을 살펴 보고 +/- 전원 전압을 바르게 인가하시오.

  리포트 | 5페이지 | 2,500원 | 등록일 2017.02.05 | 수정일 2017.03.26

  다운로드 장바구니
• 

  전전컴실험III 제05주 Lab04 OPAMP2 Pre

  (0) Purpose of this Lab.이번 실험에서는 Operational Amplifier를 이용하여 instrumentation amplifier Circuit를 설계한다. ... 가변저항을 이용하여 회로의 이득을 손쉽게 조정할 수 있다는 것을 확인하는 것을 목표로 한다.(1) Essential Backgrounds (Required theory) for this Lab ... [그림 2][그림 3](2) Pre-lab & Simulation[1-1] 3개의 operational amplifier를 사용하여 instrumentation amplifier 회로를

  리포트 | 6페이지 | 2,000원 | 등록일 2017.02.05

  다운로드 장바구니
• 

  전전컴실험III 제05주 Lab04 OPAMP2 Post

  (0) Purpose of this Lab.이번 실험에서는 Operational Amplifier를 이용하여 instrumentation amplifier Circuit를 설계한다. ... 이 회로의 특성을 파악하고, 가변저항을 이용하여 회로의 이득을 손쉽게 조정할 수 있다는 것을 확인하는 것을 목표로 한다.(1) Result of this Lab.[1-1] 3개의 operational ... 계측 가산기는 이 전에 설계했던 차동 증폭기와 마찬가지로 두 신호의 차를 증폭하는 역할을 수행하지만 차동 증폭기가 가지고 있던 단점이 보완된 회로라고 생각하면 된다.Pre lab에서

  리포트 | 7페이지 | 2,500원 | 등록일 2017.02.05 | 수정일 2017.03.26

  다운로드 장바구니
• 

  [A+]전전컴실험I Lab04 Post PSpice를 이용한 전기회로의 시뮬레이션

  " http://kwonynwa.blogspot.kr/2012/03/pspice-study-04-bias-point.html[2] 구형파 관한 설명 Hyperlink "http:// ... Reference (참고문헌)[1] Bias Point 시뮬레이션 Hyperlink "http://kwonynwa.blogspot.kr/2012/03/pspice-study-04-bias-point.html ... Results of this Lab (실험결과)‥‥‥‥‥‥‥‥‥‥‥10-53가. Results of Lab ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥10-534.

  리포트 | 16페이지 | 1,000원 | 등록일 2017.11.24

  다운로드 장바구니
• 

  [A+]전전컴실험I Lab04 Pre PSpice를 이용한 전기회로의 시뮬레이션

  Purpose of this Lab‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 2나. ... " http://kwonynwa.blogspot.kr/2012/03/pspice-study-04-bias-point.html[2] 구형파 관한 설명 Hyperlink "http:// ... Materials(Equipments, Devices) of this Lab ‥‥‥‥‥‥‥‥‥‥‥‥‥‥7나. 실험을통해구하고자하는데이터와이를획득하기위한실험순서‥‥7-94.

  리포트 | 15페이지 | 1,000원 | 등록일 2017.11.24

  다운로드 장바구니
• 

  실험2 제06주 Lab04 Post Comparator

  Introduction1) Purpose of this Lab2) Essential background for this Lab2. ... of Lab 2 (4-bit Subtracter)3) Measured data and description of Lab 3(1-bit Comparator)4) Measured data ... Result of this Lab1) Measured data and description of Lab 1 (1-bit Subtracter)2) Measured data and description

  리포트 | 8페이지 | 1,500원 | 등록일 2014.03.11 | 수정일 2014.03.17

  다운로드 장바구니
• 

  실험2 제06주 Lab04 Pre Comparator

  Method1) Procedure of Lab 12) Procedure of Lab 23. ... Predata of this Lab1) Lab 1 of 1-bit Comparator2) Lab 2 of 4-bit Comparator4. Summarize5. ... Introduction1) Purpose of this Lab2) Essential background for this Lab2.

  리포트 | 7페이지 | 1,500원 | 등록일 2014.03.11 | 수정일 2014.03.17

  다운로드 장바구니
• 

  서울시립대 전자전기컴퓨터설계실험2 제05주 Lab04 Post

  #04 Combinational Logic Design, Arithmetic Logic and Comparator, 서울시립대학교. ... Post-lab Report전자전기컴퓨터설계실험Ⅱ5주차. ... 이용한 연산 모듈Pre-Lab과의 비교 결과, 4-bit Comparator를 이용한 연산 모듈이 정상 작동함을 확인할 수 있었다.ConclusionVerilog HDL을 이용하여

  리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04

  다운로드 장바구니
• 

  서울시립대 전자전기컴퓨터설계실험2 제05주 Lab04 Pre

  따라서 4-bit Full Subtractor가 제대로 동작함을 확인할 수 있다.Reference교안 – Verilog HDL 실습 Lab#04 Combinational Logic ... Pre-lab Report전자전기컴퓨터설계실험Ⅱ5주차. ... ISE Digital Design Tool (Version - 14.7)HBE-ComboⅡ-SE Board (included - Xilinx Spartan3 FPGA Chip)Pre-Lab실험

  리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04

  다운로드 장바구니
• 

  서울시립대 전자전기컴퓨터설계실험2 제04주 Lab03 Post

  Post-lab Report전자전기컴퓨터설계실험Ⅱ4주차. ... 확인할 수 있었다.AND Gate ProgrammingPre-Lab과의 비교 결과, NAND Gate가 정상 작동함을 확인할 수 있었다.1-bit FumingTruth Table과의 ... 따라서 4-bit Full Adder가 제대로 동작함을 확인할 수 있다.DiscussionAND Gate ProgrammingPre-Lab과의 비교 결과, AND Gate가 정상 작동함을

  리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04

  다운로드 장바구니
• 

  서울시립대학교 전자전기컴퓨터설계실험2 제04주 Lab03 Pre

  Pre-lab Report전자전기컴퓨터설계실험Ⅱ4주차. ... ISE Digital Design Tool (Version - 14.7)HBE-ComboⅡ-SE Board (included - Xilinx Spartan3 FPGA Chip)Pre-Lab실험 ... Button Switch 1과 Button Switch 2를 동시에 눌렀을 때에만 LED 1에 불이 꺼질 것임을 예상할 수 있다.Reference교안 – Verilog HDL 실습 Lab

  리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04

  다운로드 장바구니
• 

  실험2 제04주 Lab02 Post 4 Bit Full Adder

  Introduction1) Purpose of this Lab2) Essential background for this Lab2. ... of Lab 2 (1-bit Full adder)3) Measured data and description of Lab 3 (4-bit Full adder)3. ... Result of this Lab1) Measured data and description of Lab 1 (Half adder)2) Measured data and description

  리포트 | 9페이지 | 1,500원 | 등록일 2014.03.11 | 수정일 2014.03.17

  다운로드 장바구니