"Test_banch source" 검색결과 1-5 / 5건

• 

  [12주차] Calulator

  (4 downto 0);data : in std_logic_vector(7 downto 0);w_enable : out std_logic);end LCD_test;-- lcd출력에 ... 필요한 신호들입니다.architecture Behavioral of LCD_test istype reg is array( 0 to 31 ) of std_logic_vector(7 downto ... 5bit로 지정해 줍니다.-- 출력데이터의 경우에는 16진수 두자리로 표현이 되므로 8bit로 선언을 해주며 각 4bit가 하나의 16진수를 표현합니다.beginlcd : LCD_test

  리포트 | 20페이지 | 2,000원 | 등록일 2012.06.30

  다운로드 장바구니
• 

  [7주차] FSM

  하지만 Moore Machine의 경우에는 present_state와 input에 의해서 next_state가 결정이 되지만 output은 present state에 의해서만 결정이 ... : std_logic_vector(2 downto 0);signal next_state : std_logic_vector(2 downto 0);-- 현재상태와 다음상태를 나타내는 ... 위와 같은 구조를 가지는 machine으로서 위의 회로도와 같이 present_state와 input값에 의해서 next_state와 output의 값이 결정되는 machine이다.위와

  리포트 | 9페이지 | 2,000원 | 등록일 2012.06.30

  다운로드 장바구니
• 

  [9주차] DIGITAL CLOCK

  Rov-Lab 3000LoV-Lab 3000은 회로 구현 및 실제 동작 테스트에 이르는 전과정에 필요한 Kit와 각 모듈을 분리 및 재조립하여 역동적인 실습이 가능한 로봇으로 구성되어 ... ;SEG_C : out std_logic;SEG_D : out std_logic;SEG_E : out std_logic;SEG_F : out std_logic;SEG_G : out ... ;clk : in std_logic;DIGIT : out std_logic_vector( 6 downto 1 );SEG_A : out std_logic;SEG_B : out std_logic

  리포트 | 13페이지 | 2,000원 | 등록일 2012.06.30

  다운로드 장바구니
• 

  [6주차] Memory

  형태로 선언해 준다.architecture Behavioral of ram istype ram_type is array (15 downto 0) of std_logic_vector ... 가지 는 ram_type입니다.signal ram : ram_type;-- 변수형태를 ram_type으로 가지는 내부변수 ram을 선언합니다.beginprocess(clk) -- sensitive ... out STD_LOGIC_vector(3 downto 0));end ram;-- Address에 Date를 입력해야 하는 경우가 있기에 writing_enable값인 we 변수를 std_logic의

  리포트 | 10페이지 | 2,000원 | 등록일 2012.06.30

  다운로드 장바구니
• 

  [11주차] LCD

  ;architecture Behavioral of LCD_test issignal load_100k : std_logic;signal clk_100k : std_logic;signal ... PurposeLCD test를 수행한다. LCD Module의 기능을 이해하고 내부 Register, RAM, ROM각각의 기능과 역할에 대해 충분히 숙지한다. ... use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC_ARITH.ALL;use IEEE.STD_LOGIC_UNSIGNED.ALL;entity LCD_test

  리포트 | 10페이지 | 2,000원 | 등록일 2012.06.30

  다운로드 장바구니