문서광장
테마광장
자격시험
파트너스
로그인
회원가입
충전하기
자료등록
고객센터
통합 검색
검색
검색기록 전체삭제
마이페이지
알림
장바구니
0
통합검색
(3)
리포트
(3)
기간
전체
3개월
6개월
1년
2년
3년
5년
직접입력
적용
연관순
연관순
최신순
영역
전체
제목
본문
태그
페이지 수
전체페이지
1 페이지 ~ 5 페이지
6 페이지 ~ 10 페이지
직접입력
페이지
~
페이지
적용
확장자
전체
한글
PDF
MS워드
MS엑셀
MS파워포인트
압축파일
기타
할인자료 보기
연관검색어
인하대 verilog
베릴로그
verilog up down
"Xilnx" 검색결과
1-3 / 3건
verilog를 이용한 up/down 카운터 설계
Verilog를 이용한 Up Down Counter 설계 및 Test Bench(1)
xilnx
를 이용하여 Up Down couter 설계(2) Test Bench 작성0 -> F
리포트
|
2페이지
|
1,000원
|
등록일 2010.11.11
다운로드
장바구니
디지털 논리회로 Verilog 과제
HW1-Design1-(1) 1BIT FULL ADDER4. 고찰입력3개 출력이 2개인 1bit 전가산기를 코딩해보았다. 입력은 a, b, Cin이고 출력은 sum, Cout이다. 게이트를 연결해주는 wire는 s1, c1, c2가 필요했다. verilog에서 지원하는..
리포트
|
11페이지
|
3,000원
|
등록일 2019.06.26
다운로드
장바구니
Mux , Demux 베릴로그 설계 PPT 및 파일포함 (먹스 디먹스 Verilog)
총 3가지 자료가 각 각 베릴로그로 의해 설계 구현된 자료입니다.코드와, 타이밍밴치 모두포함되어있습니다.(주석으로 코드설명되어있습니다)1. 4to1 Mux, module MUX4_1(a,b,c,d,s1,s0,y);input a,b,c,d; // 입력값 a,b,c,din..
리포트
|
1,000원
|
등록일 2014.06.12
|
수정일 2014.06.23
다운로드
장바구니
파워링크
신청하기
맨위로
AI 챗봇
2024년 07월 20일 토요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
1:53 오전
아이디와 비밀번호를 잊어버렸습니다.
자료를 잘못 구매했어요. 취소가 가능한가요?
왜 10,000원을 충전했는데 12,000원 결제가 되었나요?
출금 신청 시 실명확인DB에 없는 정보라고 나와요.
New
24시간 응대가능한
AI 챗봇이 런칭되었습니다.
닫기