"flip-flop and counte" 검색결과 1-20 / 45건

• 

  서강대학교 21년도 디지털논리회로실험 7주차 결과레포트 (A+자료) - Counter, State Machine, State Diagram

  counter는 별도의 소자 없이 n개의 flip-flop으로 만든 counter이고, flip-flop들은 clock신호를 공유하지 않는다. ... flip-flop들이 clock 입력을 동일한 CLK 신호로 연결하여 동시에 출력이 바뀌는 counter이다. ... 대신 JK flip-flop을 이용f

  리포트 | 28페이지 | 2,000원 | 등록일 2022.09.18

  다운로드 장바구니
• 

  디지털 논리회로 실험 10주차 Counter 예비보고서

  기기 및 부품D Flip-flop, J-K Flip-flop, OR 게이트 7432, AND 게이트 7408, NAND 게이트 74005. ... [그림 1]의 회로의 D Flip-flop는 7474 칩(positive edge triggered D Flip-flop)을 사용함으로 Q의 값이 아닌bar{Q}를 CLK에 입력함으로써 ... 즉, “입력 펄스의 개수를 기억해서 저장, 숫자를 세는 것”(count)이 중요하게 되는데, 이러한 기능을 가진 디지털 회로를 카운터 회로 라고 말한다.(1) 비동기식 업 카운터그림

  리포트 | 14페이지 | 1,500원 | 등록일 2021.04.22

  다운로드 장바구니
• 

  실험 1 프로젝트 - 전화번호 입력

  이 과정에서 C에는 불이 들어와 있으면 안된다.-> LED2에 불이 들어오면 통화가 가능하게 되었다는 뜻으로 7-segment LED C에 “9”의 숫자가 들어오면서 count-down이 ... flop의 CLK 부분이 Ground 상태에서 Push 순간 5v가 들어가서 And 게이트에 얻어져 있던 1이 나오게 되어 LED 2에 불이 들어오면서 한편 Segment는 9가 ... 만약, 틀리면 LED3(빨강)에 불이 들어오는데 이 과정에서는 C에는 불이 들어오면 안 된다. C에 “9”의 숫자가 들어오면서 count down이 시작된다.

  리포트 | 10페이지 | 4,000원 | 등록일 2020.10.14

  다운로드 장바구니
• 

  12. Stopwatch 설계 예비보고서 [2021년도 아날로그 및 디지털 회로 설계 실습 A+ 자료]

  따라서 JK Flip flop과 and gate를 이용하여 start를 위해서 switch를 on 했을 때에만 pulse가 인가되며 회로가 동작하고, switch를 off했을 때에는 ... 이때 Decoder와 7-segment사이에 저항(330Ω)을 달아 과전류를 방지한다.BCD 카운터로 74HC192를 사용하였기 때문에 count up mode로 동작시키기위해서 CPu단자에는 ... 그리고 MR에는 low신호 인가해준다.12-4-2 자리 숫자 표시 및 최대 숫자 제어 회로12-4-1의 회로를 2개 사용하여 2자리 숫자표시를 하도록 하고, cascade로 74HC192를

  리포트 | 6페이지 | 1,000원 | 등록일 2022.09.06

  다운로드 장바구니
• 

  8주차 예비보고서- 디지털 시스템 설계 및 실험

  순차회로는 현재 상태를 기억하고 있기 때문에 메모리 소자(Latch 또는 Flip-Flop)를 가지고 있습니다.always문의 타이밍 제어가 이벤트일 경우 Sensitivity List에 ... (이벤트가 발생하지 않을 경우 값을 유지)앞의 예제에서 클럭의 상승에지에서 순차회로가 동작하게 되는데 다음 상태의 count값은 현재 상태의 count 값에 1을 더한 값이 저장됩니다 ... -Bit RAM IC4) Cell Arrays and Coincident Selection- RAM의 기능1)WriteRAM에 데이터를 저장하는 기능이다.

  리포트 | 4페이지 | 1,000원 | 등록일 2020.07.29

  다운로드 장바구니
• 

  서울시립대학교 전전설2 6주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

  Post-Lab Report- Title: Lab#06 Sequential Logic 1(Flip-Flop, Register, SIPO, counter)담당 교수담당 조교실 험 일학 ... 매우 간단하게 integer i라는 변수를 선언해서 clk신호를 count해주었다. ... 2]=Q[3]=Q[4]=1출력 : Q[0] LED1 ~ Q[4] LED5Clk : Button SW1Reset : resteN 버튼, 초기화 10111application by d-flip-flopTest

  리포트 | 19페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.16

  다운로드 장바구니
• 

  디지털 논리회로 Xilinx와 key, dot matrix를 활용한 패턴 저장, 표출

  C 는 clock 으로, clock 이 riging edge 일 때 작동하므로 clock 입력에 D flip-flop 을 사용하여 clock 을 입력 버튼보다 조금 더 지연 시켜 shift ... 만약 SW 값이 안정되어있다면, counter 는 count를 시작하게 된다. ... 첫번째 램에는1이, 취소버튼을 눌러주면 D에 0이 들어가도록 다음과 같이 AND와 XOR를 이용했다.Figure 103.

  리포트 | 17페이지 | 2,000원 | 등록일 2020.12.03

  다운로드 장바구니
• 

  전기전자기초실험 Flip-flop and Counter Design 결과레포트 (영어)

  Whenever the count end the counting which means 1111.② Explain the setup time, hold time in D Flip-Flop.The ... 4-bit Up/down reset counter.▶ Master and slave Flip-flop.Each master and slave are consist of JK flip-flop ... =w4; //give DN value to wire w4assign i1=w4 & w1; //2nd JK flip-flop's Jassign i2=w2 & w1; //3rd JK flip-flop's

  리포트 | 8페이지 | 1,000원 | 등록일 2017.12.01

  다운로드 장바구니
• 

  실험8. Counter 예비보고서

  A와 B를 조합하여 나올 수 있는 경우의 수는 4여서 네 개의 and gate를 사용했다.2)74HC7674HC76은 Dual J-K Flip-Flops with Preset and ... 즉 비동기식 counter이며 두 개의 J-K Flip Flop가 있으므로 2단 이라는 말이 붙을 것을 알아챌 수 있다.이 때 각각의 출력 값을 And Gate로 연결하여 Counting이 ... 비동기식 Counter위의 회로도를 보면 알 수 있듯이 두 개의 J-K Flip Flop을 이어주고 첫 번째 J-K Flip Flop에만 클락을 연결한 모습을 볼 수 있다.

  리포트 | 8페이지 | 1,000원 | 등록일 2017.12.07

  다운로드 장바구니
• 

  flip-flop and counter design(예비)

  Counter can be divided into up-counters and down-counters by its counting direction. ... However, the circuit maprevious flip-flop, and the synchronous method where all the flip-flops are triggered ... ObjectiveTo understand the operating principle of various kinds of flip-flops, and design counters based

  리포트 | 16페이지 | 1,000원 | 등록일 2011.07.09

  다운로드 장바구니
• 

  디지털 시스템 실험 Latch & Flip-Flop 예비보고서

  Up counting과 Down counting이 있다.3.1 4bit Ripple CounterFlip-flop을 연결하고 출력값을 다음 flip-flop의 clock으로 넣어주는 ... 즉, D Flip-flop은 입력값을 다음 clock때 그대로 출력해주는 Flip-flop이다.2.3 JK Flip-flop 회로SR Flip-flop을 개선하기 위해 만든 것이 JK ... Flip-flop 회로Flip-flop이란 clock 신호에 의해 입력 신호에 의한 출력을 얻을 수 있는 회로로 clock이 인가되기 전에는 이전 상태를 그대로 유지하는 기억 회로

  리포트 | 6페이지 | 1,000원 | 등록일 2016.04.08

  다운로드 장바구니
• 

  디지털 시스템 실험 RAM(Random Access Memory) 예비보고서

  (이벤트가 발생하지 않을 경우 값을 유지)앞의 예제에서 CLK의 positive edge에서 순차회로가 동작하게 되는데 다음 상태의 count값은 현재 상태의 count 값에 1을 ... Verilog로 작성되는 RAM은 Flip-flop으로 구성하므로 SRAM이라고 할 수 있다. ... SRAM 기억장치의 기본 단위는 하나의 비트(bit)를 기억하는 회로, 즉 Flip-flop이다.

  리포트 | 5페이지 | 1,000원 | 등록일 2016.04.08

  다운로드 장바구니
• 

  VLSI Project

  는 Rising Edge에서 동작하는 JK Flip-Flop이다.( Schematic & Layout ) Design and SimulationSchematicCounter를 Schematic ... 4-Bit Up/Down Binary Counter에서 쓰인 JK Flip Flop의 Clock으로 들어가는 And Gate는 Inverter와 병합하여 NAND Gate로 대체하였다 ... Signal의 개수를 헤아린다는 것은 시간을 계산할 수 있음을 의미하고, 이는 Digital System 설계 시 매우 유용하게 사용될 것이라는 생각에 우리는 Counter 중 4Bit를 counting

  리포트 | 11페이지 | 5,000원 | 등록일 2014.12.20

  다운로드 장바구니
• 

  [예비]실험8. Counter

  실험1. 4진 비동기식 Counter- 위와 같이 J-K Flip-Flop을 이용하여 4진 비동기식 카운터를 구성하고 각각의 출력상태를 AND gate로 묶어주어 counting되는 ... 실험2. 3진 동기식 Counter- 위와 같이 Flip-Flop 소자를 이용하여 동기식 카운터를 구성하고 각각의 출력상태를 AND gate로 묶어주어 counting되는 결과를 관찰한다.A101001001A ... J-K Flip-Flop은 clock이 내려갈 때 입력이 출력에 반영되므로 왼쪽 그림과 같이 출력이 나오고 4개의 출력상태를 AND gate를 이용하여 묶어주어 각각의 clock시간에

  리포트 | 5페이지 | 1,500원 | 등록일 2013.09.28

  다운로드 장바구니
• 

  [컴기설2 보고서] Shifter & Counter

  Sequential logic인 Shifter와 Counter의 동작 원리를 이해하고 flip-flop과 combinational logic을 이용하여 설계해보도록 한다.원리(배경지식 ... part로 이루어져있다.next state logic part의 구성이다.resettable 3-bit register는 resettable d flip-flop 3개로 연결되어있다.output ... D flip-flop 8개로 연결되어 있다.flow summaryTotal logic elements 수는 54, Total registers는 8, Total pins는 31개이다

  리포트 | 18페이지 | 1,500원 | 등록일 2015.03.17

  다운로드 장바구니
• 

  Flip-flop and Counter Design

  Up/down preset counter.We experimented d flip-flop, JK flip-flop, JK Master/slave flip flop and synchronous ... /Slave Flip-flop, 4-bit bi-directional shift register, synchronous mod-10 counter circuit, and 4-bit ... The output from one flip-flop can be fed to the clock input of a second and so on.

  리포트 | 5페이지 | 1,500원 | 등록일 2012.11.27

  다운로드 장바구니
• 

  flip-flop and counter design(결과)

  Experiment Result(1) Designing and verifying of JK flip-flop and D flip-flop① JK flip-flop- WaveformThe ... (2) Designing and verifying various Flip-flops and Counters① Design and verify Master/Slave JK Flip-flop ... of negative edge.- Setup / Hold time & Delay time② D flip-flop- WaveformThe D flip-flop is synchronized

  리포트 | 13페이지 | 1,000원 | 등록일 2011.07.09

  다운로드 장바구니
• 

  전기전자기초실험 Chapter 10 Flip-Flop andCounter DesignReport

  In simple logic circuits, D flip-flop used in giving delay, T flip-flop used in counting numbers, and ... More complicated logic circuits use flip-flops, like register and counter, and moreover, memory cells ... and processing units use flip-flops.

  리포트 | 4페이지 | 1,000원 | 등록일 2011.12.18

  다운로드 장바구니
• 

  Flip-flop and Counter Design

  In the register, one bit of data is saved in one flip-flop. ... 4-bit up/down preset counter.module ud_count(clk, up_down, p, out); // declare module&variableinputclk ... Shift register operates to shift the binary information sequentially to the adjacent flip-flops when

  리포트 | 3페이지 | 1,500원 | 등록일 2012.11.27

  다운로드 장바구니
• 

  카이스트 전자공학실험2 실험1 Combinational Logic Design, Flip-Flop, and Counter 결과보고서

  Combinational Logic Design,Flip-Flop, and Counter1. ... (Use the table in terms of clock, inputs, output)Fig. 2 R-S Flip-Flop with ClockThe latch and the flip ... T Flip-Flop 역시 D Flip-Flop처럼 input이 하나(T)이기 때문에 간단하다.

  리포트 | 15페이지 | 2,500원 | 등록일 2011.11.06

  다운로드 장바구니