"lk" 검색결과 1-20 / 2,482건

• 

  세계국제(clk)

  경쟁우위 확보를 위한 비용우위 전략 사례비용우위 전략(Cost Leadership)의 개관기본적 사고방식 - 낮은 비용은 경쟁우위의 중요한 원천의 하나이며, 비용우위전략에서는 비용면에서 '경쟁사보다 낮은 비용을 실현한다' 는 것이 기본 테마가 된다. 물론 비용이 낮다고..

  리포트 | 15페이지 | 1,500원 | 등록일 2012.02.05

  다운로드 장바구니
• 

  [간호와창업] 국내, 해외 사례 보고서

  환자의 안전을 위해서 의료인에 의해 개발된 LK메디칼 제품은 의료현장에 혁신의 바람을 일으키고 있다. ... 본론1) 국내 창업사례 : 엘케이메디칼(LK Medical)2) 해외 창업사례 : 의료복 스타트업 ‘피그스’Ⅲ. 결론Ⅳ. 참고문헌Ⅰ. ... 본론1) 국내 창업사례조선대병원 이영희 간호사는 26년간 병동 및 중환자실 근무 경험을 토대로 2년 전 '엘케이메디칼'(LK Medical)을 설립하고 기존 제품들의 단점을 보완한

  리포트 | 5페이지 | 1,000원 | 등록일 2022.02.03

  다운로드 장바구니
• 

  아동간호학 케이스스터디 상부요관협착

  현 병력 출생 후 첫 초음파 (USG) : RK 4.6cm, LK 6.5cm, large size of LK with severe hydronephrosis . ... 임상검사 및 진단적 검사 결과 KIDNEY USG RK 4.6cm, LK 6.5cm, Large size of LK with severe hydronephrosis .

  리포트 | 13페이지 | 2,000원 | 등록일 2020.04.20

  다운로드 장바구니
• 

  국내연구팀의 초전도체 개발 발표를 상세 기술하고 이를 통해 기초과학의 현황 및 중요성에 대해 논하라

  통해 상온·상압에서 초전도성을 갖는 물질를 세계 최초로 개발하였다고 공개하였다.권 연구교수가 전체 연구진과 합의를 이루지 못한 상황 下 올려진 이번 논문은 납과 인회석 결정 구조인 LK ... 마이스너 효과는 초전도체가 자기장을 투과하지 않아 완전 반자성체처럼 자석 위에 뜨는 현상이다.시니드 한 연구팀도 LK-99의 구조를 시뮬레이션한 결과 기존 초전도체보다 높은 온도에서 ... 국내 대표적인 초전도 연구자들의 학술단체인 한국초전도저온학회는 現 단계에서는 상온 초전도체로 보기 어렵다며 LK-99 검증위원회 발족 계획을 밝혔다.아카이브 논문과 공개된 영상을 볼

  리포트 | 6페이지 | 8,000원 | 등록일 2023.08.04

  다운로드 장바구니
• 

  인하대 vlsi 7주차 setuptime

  따라서 clk을 무작정 빠르게만 할 수 없다. 적정한 clk을 찾기 위해서 입력 data의 특성을 파악해야만 한다. ... 따라서 clk의 edge이전에 충분한 시간의 D값이 일정하게 유지되어야 하며, 이 값이 안정적으로 Q로 전달되기까지 clk edge 이후에 충분한 시간의 D값 유지가 필요하다. ... 만약 data의 특성을 고려하지않고 무작정 clk을 설정하게 되면 위와 같은 문제가 발생 할 수 있다.

  리포트 | 7페이지 | 3,000원 | 등록일 2020.07.09

  다운로드 장바구니
• 

  기초전자회로실험 - FPGA Implementation of Shift Register (쉬프트레지스터) 결과레포트

  단, 모든 플립플롭의 쉬프트 동작이 clk(동기화 클록)의 rising edge에서 발생하므로, in의 값이 out[0]에 반영되는 때가 rising edge일 때다.

  리포트 | 2페이지 | 1,500원 | 등록일 2021.02.27

  다운로드 장바구니
• 

  [전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 8주차 예비+결과(코드포함) Application_Design_I 7-segment and Piezo_Control

  아웃풋, 그리고 CNT와 clk_CNT는 카운터를 의미한다. ... .- 첫 번째 부분은 Fig. 1과 같이 모듈 선언 및 I/O 선언 부분이다. sec는 시간을 나타내는 아웃풋이고, next_clk는 분주된 clk, SOUND는 실제 소리를 내는

  리포트 | 3페이지 | 2,000원 | 등록일 2021.03.26 | 수정일 2021.06.18

  다운로드 장바구니
• 

  홍익대 디지털논리실험및설계 7주차 예비보고서 A+

  디지털 논리실험 및 설계 7주차 예비보고서1. 실험 준비1.1 S-R Latch와 S’-R’ Latch의 동작에 대해 설명하시오.Latch는 1비트의 문자를 보관하고 유지할 수 있는 회로이다. S는 Set, R은 Reset을 의미하며 두 개의 입력 S, R을 받고 두 ..

  리포트 | 8페이지 | 1,000원 | 등록일 2023.09.18

  다운로드 장바구니
• 

  Luckin Coffee(루이싱커피, 瑞幸咖啡） 전략적 투자 결정 보고서

  (LK) China’s second-largest coffee network in terms of the number of stores and cups of coffee sold.

  리포트 | 11페이지 | 5,000원 | 등록일 2020.06.14 | 수정일 2020.08.23

  다운로드 장바구니
• 

  인하대 VLSI 설계 6주차 Flip-Flop

  Latch 쪽은 clk이 PMOS에 걸리므로 clk = 0일 때 D값이 으로 출력(transparent)되고 Positive Latch쪽은 clk이 NMOS에 걸리므로 clk = ... clk이 NMOS에 걸리므로 clk = 1일 때 값이 Q로 출력(transparent)된다.이를 종합하면 Flip-flop에서 clk = 0일 때 Master는 transparent ... = 1일 때 Q는 기존의 값을 유지(hold)하고 clk = 0일 때 In의 값이 출력 Q로 나온다. eq \o\ac(○,2) Positive Edge: clk = 1일 때 In의

  리포트 | 8페이지 | 2,000원 | 등록일 2023.03.15 | 수정일 2023.03.22

  다운로드 장바구니
• 

  아날로그 및 디지털 회로 설계 실습 결과보고서8 래치와 플립플롭

  변화하면 어떻게 되는지 확인하기 위하여 clk=1, S=0, R=1 인 상태에서 clk만 0으로 변화시켜주었다.clk=1, S=0, R=1위에서 확인한 바와 같이 Q=0임을 재차 ... 확인하였다.clk=0, S=0, R=1예상한 바와 같이 clk 값을 변화시켜도 이전 출력인 Q=0이 그대로 나타남을 확인하였다.전원전압을 제거 하였다가 다시 주었을 때도 같은 동작을 ... 0->1로 순차적으로 변경하였을 때 출력의 모습이다.1>실제로 clk가 변화 없을 때에는 S,R값을 변화시켜도 출력 Q의 변화가 없었으나, clk이 0->1로 변할 때 Q값에 변화가

  리포트 | 11페이지 | 2,000원 | 등록일 2023.09.05 | 수정일 2023.10.24

  다운로드 장바구니
• 

  재정학 세무사1차정리

  ) > MRTS(Y-LK) : 생산할 때 노동이 자본(기계)보다 얼마나 더 소중한지를 보여주는 것으로 X가 노동을 더 중요시 여김 ... 되기위해서는 B가 A에게 X재를 주고, A는 B에게 Y재를 교환해야 파레토 최적조건달성 MRS=MRSMRS는 한계대체율로 비율을 말함 (다르면 교환여지있음의미)2) 생산 MRTS(X-LK

  시험자료 | 10페이지 | 7,200원 | 등록일 2024.01.24 | 수정일 2024.03.05

  다운로드 장바구니
• 

  논리회로설계실험 9주차 counter설계

  즉 두번째 flip flop의 clk신호가 1에서 0으로 변한다. (첫번째 flip flop의 Q’가 두번째 flip flop의 clk에 연결되어 있으므로). ... 따라서 두번째 D flip flop은 clk이 하강 edge이다. ... 그 다음 첫번째 flip flop의 clk이 posedge 일 때 첫번째 flip flop의 Q’이 1이 되어 두번째 flip flop의 clk으로 입력되고 이는 두번째 flip flop도

  리포트 | 6페이지 | 3,000원 | 등록일 2023.09.11

  다운로드 장바구니
• 

  Moore, Mealy machine 결과레포트

  실험 결과-moore그림 2 x=0, clk=1그림 3 x=0, clk=0그림 4 x=0, clk=1그림 5 x=0, clk=0그림 6 x=1, clk=1그림 7 x=1, clk=1그림 ... 8 x=0, clk=0-mealy그림 11 x=1, clk=1그림 12 x=0, clk=0그림 13 x=0, clk=1그림 14 x=0, y=0그림 15 x=1, y=13.

  리포트 | 4페이지 | 2,000원 | 등록일 2022.08.22

  다운로드 장바구니
• 

  [A+]아날로그및디지털회로설계실습 11장 결과보고서

  즉, 카운터를 설계할 수 있다.반면 동기 카운터는, 모든 FF가 동일한 clk 신호를 공유한다. ... 하나의 clk signal을 공유하기 때 문에 앞선 비동기식 카운터에서 발생하는 문제점인 delay를 해결할 수 있다. ... 때문에 각 stage의 결과값을 이진법기준으로 한자리씩 할당하였을 때, 그 결과값은 clk가 한 주기 지날때마다 1(2)씩 증가하는 결과를 출력할 수 있다.

  리포트 | 10페이지 | 1,000원 | 등록일 2024.02.18

  다운로드 장바구니
• 

  논리회로설계실험 7주차 Flip flop 설계

  주어진 skeleton code에서 clk는 10ns 마다 1->0, 0->1로 변한다. ... 이후에 T = 0이면 이전 출력이 유지되고 T = 1인 경우 clk이 posedge일 때 이전 출력이 toggle되어 나온다. ... 가장 위의 wave는 clk의 파형이며 그 아래는 input T의 wave이다. T는 0,1이 세번 반복되고 이후엔 T = 1로 유지된다.

  리포트 | 6페이지 | 3,000원 | 등록일 2023.09.11

  다운로드 장바구니
• 

  기초RF공학 기말 문제

  변환 식은 주어지며 넣어서 풀면 w에 대한 다항식이 나옴.c) 특정 w 2GHz에서 S21의 magnitude 구하기.d) Lk' Ck'값 구하기 수식을 다 주니까 Ro와 Lk Ck

  시험자료 | 1페이지 | 1,500원 | 등록일 2020.12.11

  다운로드 장바구니
• 

  서울시립대학교(시립대) 전자전기컴퓨터설계실험2(전전설2) 파이널 프로젝트(Final Project)

  .☞ 입력 clk로 1MHz를 사용한다.2. ... 코드 설명module project (rst, clk, dipsw, button, lcd_e, lcd_rs, lcd_rw, piezo, lcd_data);input rst, clk; ... 9))beginif (s_one >= 9) s_one = 0;else s_one = s_one + 1;endendendalways @(posedge rst or posedge clk

  리포트 | 78페이지 | 1,500원 | 등록일 2023.11.12 | 수정일 2023.11.24

  다운로드 장바구니
• 

  디지털시스템설계실습_HW_WEEK8

  • Simulation Result결과를 보면, din의 초기값으로 0000이 들어왔고, clk과 sin에 맞춰 1씩 shift 되다가 load가 활성화되었을 때, din=1111의 ... 값이 병렬적으로 실행되었음을 알 수 있다. qout=1111이 된 것을 확인할 수 있고, 다시 clk과 sin에 맞춰 값이 변동되는 것을 확인할 수 있다. 260ns에서 load가 ... .16x8bit Register file 은 4bit의 address, 8bit의 data크기, 16개의 저장공간을 갖고 있는 구조였고, 이는 wr_enable이 활성화 되었을 때, clk의

  리포트 | 6페이지 | 2,000원 | 등록일 2023.06.11

  다운로드 장바구니
• 

  VHDL를 이용한 FPGA설계 레포트코드해석본

  : std_logic;signal clk_sound : std_logic;signal clk1 : std_logic;signal clk2 : std_logic;signal clk3 ... ;clk2 = 37922 thencnt3hz := 0;clk3 = 35805 thencnt4hz := 0;clk4 = 31895 thencnt5hz := 0;clk5 = 28395 ... ;signal clk8 : std_logic;signal clk9 : std_logic;signal clk10 : std_logic;signal clk11 : std_logic;signal

  리포트 | 25페이지 | 2,000원 | 등록일 2021.09.26

  다운로드 장바구니