"select adder설계" 검색결과 1-20 / 35건

• 

  carry select adder(CSA), ripple carry adder(RCA) 의 설계, delay, area 비교 [verilog]code 포함

  carry select adder(CSA), ripple carry adder(RCA) 의 설계, delay, area 비교각각의 설계 방식에 따란 덧셈기의 속도 비교

  리포트 | 13페이지 | 1,500원 | 등록일 2010.08.02

  다운로드 장바구니
• 

  4 bit adder / 4:1 multiplexor / 2bit to 4bit decoder 설계과제 (verilog)

  1. 4bit adder1-bit 전가산기를 설계하여 4개를 결합, 4bit 가산기를 만든다. ... 이 결합의 과정에서 벡터 변수를 사용하여 가산기의 입출력 수치를 관리할 수 있도록 설계하였다.2. 4:1 multiplexor multiplexor, 즉 MUX란 selection ... 이러한 MUX의 특성이 좀 더 잘 드러나게 시뮬레이션하기 위해 selection 신호 값을 결정할 때마다 다른 set data, 즉 입력된 신호의 값을 다르게 주었다.3. 2x4 decoder디코더는

  리포트 | 3페이지 | 1,000원 | 등록일 2020.04.15

  다운로드 장바구니
• 

  디집적, 디지털집적회로설계 실습과제 7주차 인하대

  S1, S0은 select 신호로 50n를 기준으로 00 01 10 11 순으로 출력되도록 pulse 신호를 입력했다. ... Full adder의 구현 방식은 여러가지가 있는데 강의노트의 half adder 단위로 계층적 설계를 하는 것이 코드 가독성이 좋고 원하는 같은 단위를 반복해 사용할 수 있어 입력 ... S1, S0은 select 신호로 00 01 10 11 순으로 생성된다(3.3V, 0V). 00일때는 i0(10)이 출력되어야 하고 01일때는 i1(1010)이 출력되어야 하며 10일때는

  리포트 | 8페이지 | 1,500원 | 등록일 2021.08.31

  다운로드 장바구니
• 

  VLSI설계및실험Practice3

  리포트 | 8페이지 | 1,000원 | 등록일 2020.07.29 | 수정일 2021.10.27

  다운로드 장바구니
• 

  서강대학교 21년도 디지털논리회로실험 프로젝트 3단계 보고서 (A+자료)

  기능은 adder를 통해 구현할 수 있었다. ... 우선 아래는 state machine을 설계하기 위해 그린 state diagram이다.가위바위보 게임의 동작은 4가지로 나눌 수 있는데, IDLE, up_rolling, flash ... ControlUnit 모듈ControlUnit_RPS의 입출력 모듈ControlUnit_RPS 모듈은 lab7에서 state machine을 설계한 것과 마찬가지로 RPS_sm과 RPS_Irdec

  리포트 | 26페이지 | 3,000원 | 등록일 2022.09.18

  다운로드 장바구니
• 

  성균관대학교 디지털집적회로설계 CAD 네번째 과제

  Adder Delay Comparison위의 결과를 보면 hand calculation 결과와 simulation 결과 모두 Linear Carry Adder보다 Square-root ... Carry Adder가 더 작게 나옴을 알 수 있다. ... 마지막 비트에서 sum과 carry가 계산하는데 걸리는 딜레이가 다르기 때문에 각 경우에 대해서 모두 계산을 해보았고, 이때 S15까지 걸리는 시간이 더 길었다. worst case

  리포트 | 28페이지 | 3,000원 | 등록일 2020.11.29 | 수정일 2021.07.27

  다운로드 장바구니
• 

  컴퓨터구조 계산기설계보고서

  출력값은 T2, T4, T6은 MUX부분의 select, enable단자, 캐리의 JK-FF의 입력부분, 4-bit shift register의 select input부분으로 연결이 ... - 연산 동작 수행7476J-K Flip-Flop- 발생된 Carry 저장 및 SC7474D Flip-Flop- IR 입력 및 SC2.설계1)타이밍 클럭처음에 START를 주어 한 ... .4)사용한 소자741944-bit Shift Register- A, B Register741572 to 1 MUX- SA, ALU 로부터의 데이터 선택742834bit Full Adder

  리포트 | 9페이지 | 1,500원 | 등록일 2020.01.01

  다운로드 장바구니
• 

  인하대 컴퓨터구조론 과제 mips pipeline 설계

  MUX 모듈에 의해 multiplexer에서 여러 input들 중 1개를 select 하는 동작을 수행한다. ... Adder 모듈은 add 연산에 사용 되고, Shift_Left_2Bit 모듈은 branch target address 계산 시 사용된다. ... 명령어인 immediate 명령어와 18번째 명령어인 jump 명령어는 정확히 구현되지 않았다.⑶고찰지난번 Multicycle_MIPS에 이어 이번에는 Verilog를 사용하여 설계된

  리포트 | 10페이지 | 2,000원 | 등록일 2021.04.01

  다운로드 장바구니
• 

  성균관대학교 디지털집적회로설계 cad과제 4

  Carry와 mux cell의 delay가 adder의 delay에 가장 dominant하다. ... 첫 번째 CSA cell의 input들이 A에 0000, B에 0000으로 되어있다가 A=1111, B=0000으로 바뀌면, set up cell의 delay가 최대가 될 것이다. ... 차례로 carry out이 1이 발생하기 때문에 나머지 세 carry cell의 delay가 최대가 될 것이다. mux들의 delay가 최대가 되게 하기 위해서 sel 신호가 1이

  리포트 | 20페이지 | 2,000원 | 등록일 2021.05.31

  다운로드 장바구니
• 

  디지털논리회로실험(Verilog HDL) - 8-bit Signed Adder/Substractor, Multiplier

  Use switchSW _{16} to select between these two sets of inputs: A, B or C, D. ... 0일 때 값이 입력되지 않음-A,C는 HEX7-6에 표시, B,D는 HEX5-4에 표시, 계산 결과는 HEX3-0에 표시-만약 Carry가 발생하면 LEDG8에 불이 들어오도록 설계 ... Two’s Complement Subtractor Built with an Adder*Using two’s complement*So build subtractor using adder

  리포트 | 19페이지 | 1,000원 | 등록일 2019.08.29

  다운로드 장바구니
• 

  FINAL Project booth multiplier 와 carry Look ahead adder를 이용한 자판기 설계

  그 중에서도 Multiplier는 booth 알고리즘을 통하여 설계하고 adder는 carry look ahead adder를 설계한 후 array Multiplier와 carry-ripple ... FINAL Projectbooth multiplier 와 carry Look ahead adder를 이용한 자판기 설계1. ... m0(.coin(iSW[3:0]), .reset(iKEY[0]),.clk(iKEY[1]),.in_coin(to_mux2_c));good_selecter m1(.in(iSW[14:8

  리포트 | 22페이지 | 5,000원 | 등록일 2018.04.04

  다운로드 장바구니
• 

  A+ 디지털 시스템 실험 기본적인Arithmetic Circuit <4주차 예비보고서>

  그 이후, C0과 select를 같은 선으로 놓게 되면 결국 1을 더하는 값이 되어 보수의 형태가 완성될 수 있다. ... 따라서 S=x?y?z를 수행하면되고, C=(x?y)z+xy가 되면 된다.③ 4Bit Adder4bit Adder는 4비트와 4비트의 합을 구하는 방식이다. ... 디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험디지털 시스템 설계 및 실험 2016 전기전자공학부이름 :학번 :실험제목Arithmetic Circuit①

  리포트 | 2페이지 | 1,000원 | 등록일 2017.07.05

  다운로드 장바구니
• 

  결과보고서 - 4bit ALU

  디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험결 과 보 고 서디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부작성자 : 전기전자전파 ... w1={5{~s}}&x0;// copying s to make a 5-bit signal// s AND x1 : if s=1, x1 is selected// ~s AND x0 : ... m4to1_3 (D12, D13, D14, D15, sel[0], sel[1], w3);// at first, 4 signals out of 16 are selected based

  리포트 | 7페이지 | 2,000원 | 등록일 2017.11.08

  다운로드 장바구니
• 

  verilog 풀애더 멀티플렉서 보고서

  실습 이론FULL ADDER가산기는 덧셈 연산을 수행하는 논리 회로이자 조합 회로이다. 전자계산기가 발명될 당시에는 진공관에 의해 구성되었고, 현재는 집적 회로로 설계된다. ... 멀티플렉서는 여러 개의 입력선 중에서 하나를 선택하여 출력선에 연결하는 조합논리회로이고 selection signal 에 따라 입력을 선택하여 하나의 출력을 내보낸다. ... FPGA 보 고 서학 과학 년학 번조성 명전자공학과412131282김영호실험 제목FULL ADDER, MUX1.

  리포트 | 15페이지 | 1,000원 | 등록일 2018.12.27

  다운로드 장바구니
• 

  adder 설계

  Select Adder 설계를 위한 소스를 모델심으로 설계하였다.그리고 Test Bench 파일에 임의로 8Bit 숫자의 A,B 각 3개씩 정해주었다.00110101 10001101 ... 8Bit Select AdderFull_adder 소스그림Mux 소스 그림Select Adder 소스 그림8Bit Select Adder 소스 그림Test Bench 소스 그림8Bit ... 설계를 위한 소스를 모델심으로 설계하였다.그리고 Test Bench 파일에 임의로 16Bit 숫자의 A,B 각 3개씩 정해주었다.11111110001100011 1111000011110000

  리포트 | 6페이지 | 1,500원 | 등록일 2015.01.22 | 수정일 2015.12.08

  다운로드 장바구니
• 

  자판기설계원리 모듈별 코드분석.

  자판기 설계에서 멀티플러로 부터 나온 출력값 ( 물건 개수와 물건 값의 곱 ) 을 입력값으로 받아 보수화된 결과를 Adder 에 연결하여 Adder 에서 입력받은 총 투입 금액에서 ... )계 산 부Adder a b cin s cout - adder_ 동전투입 반복시 금액을 더해준다 . - input:[3:0]a, [3:0] b, cin - output:[3:0]s ... 백의자리 개 수 표시 반납 천 천 백 오백 십 백 오십 ikey [2] ikey [1] = clock ikey [0] = reset중요 모듈 설명입 력 부Coin selecter

  리포트 | 37페이지 | 1,500원 | 등록일 2015.11.26

  다운로드 장바구니
• 

  최신 ASML 합격 자소서+전화영어인터뷰+자세한 면접후기

  If the latter had been selected, we would have had to change the whole hardware.All things considered ... technical approach to my tutoring classes focusing only on the key points.In additionuser manual and selecting ... LabEngineering design course: FDCT design of JPEG algorithmVerilog HDLUsing M.T Sun algorithmDesigning adder

  자기소개서 | 12페이지 | 3,000원 | 등록일 2016.11.20 | 수정일 2018.02.21

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 8주차결과

  이때 여러 개의 partial product들을 Carry save adder를 통해 더해주고, adder를 통해 나온 결과값이 곱셈의 최종 결과이다. ... Booth Algorithm에 대한 Flowchart는 다음과 같다.▲ Booth Algorithm Flowchart우선 Multiplicand를 select해주고, Booth encoder를 ... 이 때 Adder를 통과한 값들이 shift register를 통해 한 자리씩 Shift되어 더해지므로 원하는 결과값을 얻을 수 있게 해준다.

  리포트 | 5페이지 | 2,000원 | 등록일 2014.01.02

  다운로드 장바구니
• 

  디지털 회로 설계 프로젝트 vending machine (자판기)

  4 bit adder로 더한 값을, register의 load 기능을 이용해 output을 낼 수 있도록 설계했다. ... 설계 목표그 동안 학습한 comparator, multiplexer, adder, register, d flip-flop, logic gates 등의 기능을 이용해 음료수 자판기의 ... number를 이용해 뺀 것과 같은 값을 출력할 수 있음을 이용해, 각각의 음료수 input 400원, 500원, 600원에 해당하는 값의 보수를 두 단계 multiplexer를 거쳐 select하여

  리포트 | 7페이지 | 2,000원 | 등록일 2013.01.02 | 수정일 2021.01.31

  다운로드 장바구니
• 

  [디지털시스템실험(Verilog)] Address Generator, PC Calculation Unit, Branch Handler 예비보고서

  = 2일 때 nextpc = register, select = 3일 때 nextpc = offset위의 설계 조건을 구현하기 위해, 32bit full adder로 pc+offset의 ... 실험에 대비하여 실제 코딩을 해 보았다.설계된 모듈은 다음을 만족해야 한다.select = 0일 때 nextpc = pc, select = 1일 때 nextpc = pc+offsetselect ... 값을 설정한다.4to1 MUX를 통해, input select를 select bit으로 하여 선택된 값을 result에 저장한다.AND게이트에 result와 enable값을 통과시켜서

  리포트 | 4페이지 | 1,500원 | 등록일 2011.10.05

  다운로드 장바구니