"verilog simulation" 검색결과 1-20 / 183건

• 

  FPGA와 Verilog를 이용한 co-simulation과 co-emulation.

  Problem StatementDesign a simple 4-bit Ripple Carry Adder in verilog HDL and simulate it with a test-bench ... PurposeBefore the exp.9 and exp.10 in which you should design a complex digital circuit in verilog HDL ... , we are going to deal with a digital circuit design-flow using a simple adder.

  리포트 | 5페이지 | 4,000원 | 등록일 2009.12.24

  다운로드 장바구니
• 

  [공학기술]Verilog simulator를 이용한 MIPS single-cycle processor 설계

  verilog simulator 프로그램을 홈페이지에서 다운로드후 설치 합니다.TestBencher Pro를 구동하여 mips_single 코드를 추가한후 빌드를 하였더니, clk ... - 목 차 -* Part 1) Verilog simulator 사용방법 숙지 및 명령어 코드 작성 ---------------------- 2* Part 2) 프로세서 설계 확장 - ... 프로젝트 후기 ---------------------- 18Part 1----------------------- Verilog simulator 사용방법 숙지 및 명령어 코드 작성*

  리포트 | 18페이지 | 1,000원 | 등록일 2007.06.06

  다운로드 장바구니
• 

  (완전 세세한 정리, 끝판왕) 시립대 전전설2, 3주차, Lab03, Introduction to Verilog HDL, 자세한 설명, 결과레포트

  test bench란 설계한 logic을 simulation할 때 simulation을 원활하게 하기 위해서 작성하는 simulation만을 위한 별도의 code이다.▲ Test Bench ... HDL 실습 Lab#03 Verilog HDL, 서울시립대학교.ppt Verilog HDL 이론과 문법PAGE \* MERGEFORMAT2 ... HDL (gate primitive이용)(2) simulation(3) combo box를 통한 동작 결과Input -000 Output(SC) -00Input -001 Output

  리포트 | 15페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

  다운로드 장바구니
• 

  시립대 전자전기컴퓨터공학부 마이크로프로세서 과목 최종 과제입니다.

  rom32.v(own machine instruction의 코드는“피보나치수열의 제11항을 구하는 프로그램”을 작성)(3-1) Verilog source code▪rom32_2.v ... 최종과제 1번 문제Screen shots of your waveform in the simulation▪that show at least pc and op code, each wires ... -코드 구성에 사용한 명령어는 lw, add, slt, beq, sw인데 simulation 결과를 보면 각각의 명령에 맞는 op code를 확인할 수 있다.

  리포트 | 10페이지 | 1,000원 | 등록일 2021.04.12 | 수정일 2021.04.16

  다운로드 장바구니
• 

  연세대학교 기초디지털실험 1주차 결과레포트

  testing the logic circuit by simulation waveform and PYNQ board.Ⅱ. ... ObjectThis lecture is about understanding the fundamental theory of Verilog and then implementing and ... When writing number, it should be written in order of size, ‘, base, number, like 2’b11.1.

  리포트 | 13페이지 | 5,000원 | 등록일 2021.08.18 | 수정일 2023.01.07

  다운로드 장바구니
• 

  디지털 공학 실험 XILINX 결과레포트 7-segment

  실험 제목 [Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증(7-segment)]2. 실험 결과3. ... 고찰이번실험은 verilog를 사용하여 7-segment 코드를 작성하고 FPGA board를 통해 검증을 하는 실험이었다. bcd to 7-segment 란 binary decimal ... 저번과 마찬가지로 코드의 정확한 작성이 매우 중요함을 알 수 있었다. ‘~’ 기호를 실수로 빼먹었는데 simulation을 하는 데에는 딱히 오류가 검출되지 않았지만 FPGA에서 각

  리포트 | 4페이지 | 1,000원 | 등록일 2021.06.21

  다운로드 장바구니
• 

  VLSI설계및실험Practice1

  실험제목Verilog simulation tutorial1. 5-bit Ripple Carry Counter2. 5-bit Adder based Counter실험결과1. 5-bit

  리포트 | 5페이지 | 1,000원 | 등록일 2020.07.29 | 수정일 2021.10.27

  다운로드 장바구니
• 

  Verilog Basic, FPGA, 시프트 레지스터 카운터 결과레포트

  코드- simulation 결과3. ... 실험 결과1) Ring counter- verilog 코드- testbench 코드- simulation 결과2) Johnson counter- verilog 코드- testbench ... Verilog Basic, FPGA시프트 레지스터 카운터결과레포트1. 실험 제목1) Verilog Basic, FPGA2) 시프트 레지스터 카운터2.

  리포트 | 6페이지 | 1,000원 | 등록일 2022.11.06

  다운로드 장바구니
• 

  Verilog Basic, FPGA, 시프트 레지스터 카운터 예비레포트

  그리고 initial 과 always는 중첩되서 사용할 수 없다.Initial:initial block은 simulation 이 시작할 때 한 번만 실행되는 block이다. ... 여러개의 initial block을 만들었다면 simulation 이 시작하는 순간에 모든 initial block 이 동작한다.[2]initial beginclk = 0;reset ... = 0;req_0 = 0;req_1 = 0;end위의 예시에서 simulation 이 시작하고 block 속 모든 명령이 실행된다. initial 문장은 정확한 동작 시간을 정할

  리포트 | 8페이지 | 1,000원 | 등록일 2022.11.06

  다운로드 장바구니
• 

  Vivado를 이용한 Moore, Mealy FSM 설계 결과레포트

  실험 결과1) Moore machine- verilog 코드- testbench 코드- simulation 결과2) Mealy machine- verilog 코드- testbench ... 코드- simulation 결과3. ... 실험 고찰이번 실험은 FPGA 보드와 Verilog를 이용하여 Moore machine과 Mealy machine을 설계하고 보드에 업로드해 결과를 확인하였다.

  리포트 | 5페이지 | 1,000원 | 등록일 2022.11.06

  다운로드 장바구니
• 

  ring counter, jhonson counter 결과레포트

  코드가 조금이라도 어긋나면 synthesis 오류가 나거나 simulation이 정상으로 작동을 하지 않는다. ... 실험 결과-ringcounter code, testbench, simulation그림 2 ringcounter 0001그림 3 ringcounter 0010그림 4 ringcounter ... 0100그림 5 ringcounter 1000-jhonsoncounter code, testbench, simulation그림 7 jhonson 0001그림 8 jhonson 0011그림

  리포트 | 4페이지 | 2,000원 | 등록일 2022.08.22

  다운로드 장바구니
• 

  정보통신기초 설계

  고찰오늘 실험 에서는 주어진 RS-FF과 D-FF을 Verilog코드로 작성하고 이를 simulation함으로써 RS-FF, D-FF의 작동원리와 특성을 이해할 수 있었다.먼저 NAND게이트로 ... 2.2],[그림 2.3]을 simulation한 결과 얻은 waveform이고, [표 2.1]은 위의 결과를 표로 작성한 것이다. ... [그림 1.4] [그림 1.3]을 simulation하여 얻은 waveform입력 신호출력 신호RSQQbar00사용불가사용불가01011010111(유지)0(유지)[표 1.1] 실험1

  리포트 | 6페이지 | 1,000원 | 등록일 2022.03.21

  다운로드 장바구니
• 

  연세대학교 기초디지털실험 4주차 결과레포트 (sequential logic)

  with waveform simulation. ... First implement shift register, binary counter, BCD counter with verilog code and confirm the result ... And then, after implementing additional codes for board simulation, perform experiment with pynq board

  리포트 | 16페이지 | 5,000원 | 등록일 2021.08.31 | 수정일 2022.12.15

  다운로드 장바구니
• 

  Vivado를 이용한 half adder, full adder, 4 bit adder의 구현 예비레포트

  test bench, simulation 결과Half Adder:Full Adder:4bit Adder:4. ... 그리고 initial 과 always는 중첩되서 사용할 수 없다.1) initialinitial block은 simulation 이 시작할 때 한 번만 실행되는 block이다. ... 여러개의 initial block을 만들었다면 simulation 이 시작하는 순간에 모든 initial block 이 동작한다.[2]initial beginclk = 0;reset

  리포트 | 6페이지 | 1,000원 | 등록일 2022.08.26 | 수정일 2022.08.29

  다운로드 장바구니
• 

  Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 예비레포트

  logic을 표현할 때 wire를 주로 사용한다.integer:정수형 변수time, realtime:시간형 변수 (시간에 따라 다른 값을 넣고 싶을 때처럼 시간 체크가 필요한 상황에서 simulation ... 논리적 NOT&비트 AND|비트 OR~비트 NOT^비트 XOR^~, ~^비트 XNOR시프트 연산자>>오른쪽 shift ... Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증예비레포트1. 실험 제목1) Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증2.

  리포트 | 4페이지 | 1,000원 | 등록일 2022.08.26 | 수정일 2022.08.29

  다운로드 장바구니
• 

  Verilog HDL을 이용한 로직게이트설계 및 FPGA를 통한 검증 예비레포트 half, full, 4-bit adder

  여러개의 initial block을 만들었다면 simulation 이 시작하는 순간에 모든 initial block 이 동작한다.위의 예시에서 simulation 이 시작하고 block ... 그리고 initial 과 always 는 중첩되서 사용할 수 없다.1)initialinitial block은 simulation 이 시작할 때 한 번만 실행되는 block이다. ... 실험 제목 [Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증(4-bit Adder)]2.

  리포트 | 7페이지 | 1,000원 | 등록일 2021.06.20

  다운로드 장바구니
• 

  (완전 세세한 정리, 끝판왕) 시립대 전전설2 예비레포트 3주차 Lab03 Introduction to Verilog HDL

  (입력: button SW, 출력 : LED)(1) Verilog HDL와 simulation비트연산자를 통한 and(2) 자세한 실험 방법1) new project를 만든다. ... (simulation 과 동작 검증은 In-lab 에서 실행함)실험방법에 참조3. ... (입력: BUS SW, 출력: LED1~4)(1) Verilog HDL와 simulation비트연산자를 통한 4bit_x실제 핀LED 12LED 11LED 10LED 9[실습6]:

  리포트 | 17페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

  다운로드 장바구니
• 

  정실, 정보통신기초설계실습2 9주차 결과보고서 인하대

  그림3은 full adder를 verilog로 코딩하여 시뮬레이션 한것이다.그림 SEQ 그림 \* ARABIC 3 : simulation위에서부터 A, B, C0, S, C 순서다. ... \* ARABIC 8 : simulation4비트 subtractor의 모듈은 full subtractor를 4번사용한것이므로 모듈파일은 full subtractor의 모듈과 동일하다 ... 세팅VerilogModelsim simulation실험결과회로도그림 SEQ 그림 \* ARABIC 1 : Full adder그림 SEQ 그림 \* ARABIC 2 : Full subtractorFull

  리포트 | 5페이지 | 1,500원 | 등록일 2021.08.31

  다운로드 장바구니
• 

  Verilog 언어를 이용한 Sequential Logic 설계 결과레포트

  실험 결과 module code testbench code simulation waveform3. ... Verilog 언어를 이용한 Sequential Logic 설계결과레포트1. 실험 제목1) Verilog 언어를 이용한 Sequential Logic 설계2. ... 고찰이번 실험은 Verilog HDL을 이용하여 SR Latch, D Flip-Flop, T Flip-Flop을 설계하고 시뮬레이션 결과를 확인하였다.

  리포트 | 3페이지 | 1,000원 | 등록일 2022.11.06

  다운로드 장바구니
• 

  [검증된 코드 & 복사가능, 학점A+] 전전설2 3.Basic Gates - 예비+결과+성적인증 (서울시립대)

  : ‘Verilog Module’.Program the module and Synthesize-XST.Add a new source for simulation: ‘Verilog Test ... 실험 내용1.EquipmentHBE-Combo-II-SEISE Project Navigator (Xilinx)2.ProcessesAdd a new source for implementation ... Fixture’.Modify the inputs of the test bench.Run ‘Simulate Behavioral Model’.Add a new source for pin

  리포트 | 21페이지 | 3,500원 | 등록일 2021.07.10 | 수정일 2021.07.12

  다운로드 장바구니