모든 실험에서는 Verilog Code를 사용하여 설계하여 결과값을 실험해보았다. ... SimulaionUpDown = 1 일 때, Output Out[3:0]=0 부터 Upcount 되어 1씩 증가한다.UpDown = 0 일 때, Output Out[3:0]=255 ... Xilinx ISE S/W 의 Project에 Veliog 코드를 이용하여 4-bit up counter 를 설계한다..2. 4-bit up counter 를 Synthesize -
Up/down counter의 Verilog code이다2. 조교님이 올려주신 testbench code이다3. FPGA보드에 연결하여 Upcount부터 실행하여 보았다. ... Green, yellow, red 순으로 바뀌는데 사이사이의 시간은 5초, 3초, 2초로 바뀌게끔 counter가 5번지나면 green에서 yellow로 바뀌는 이론을 이용하여 coding을 ... 다음은 앞에서 coding한 카운터를 응용하여 Traffic light coding을 해보았다.Green->Yellow->Red 각각 5초 3초 2초정도 term을 두고 변화하게 code를
