래치와 플립플롭

소개글

논리회로 실험
결과+예비 보고서 입니다.
-이론, 원리, PSpice 시뮬레이션, 실험과정, 결과, 고찰 포함

목차

Ⅰ. 목 적
Ⅱ. 실 험 기 기
Ⅲ. 실 험 방 법 및 결과
Ⅳ. 고찰

본문내용

Ⅰ. 목 적
- R-S latch와 R-S F/F, J-K F/F, T F/F의 원리를 이해 할 수 있고, 회로를 구성할 줄 안다.
- 구성한 latch와 F/F의 출력을 측정하여 결과를 비교 검토하여 차이점을 알 수 있다.
- latch와 F/F를 이해하고, 더나아가 실제 적용되는 곳을 알고, 응용하여 적용할 수 있다.
Ⅱ. 실 험 기 기
(1) 오실로스코프
(2) 7400(2개), 7404(1개), 7476(2개), 7410(1개), 7474(1개)
Ⅲ. 실 험 방 법 및 결과
(1) 예비과제 (1)에서 구한 R-S latch를 구성한 후 출력을 측정하라.
<예비과제에서 구한 R-S latch 회로1>
※분 석
-R-S latch 회로는 위와같이 2개의 NAND 게이트로 구성되어 있다. NAND 게이트는 입력신호가 (1, 1) 이면 출력으로 0을 나머지(1,0) (0,1) (0,0) 인 경우에는 출력으로 1의값을 나오게 한다. 그 특성을 이용하여, 구성한 R-S latch 회로에 각각의NAND 게이트의 입력중 하나는 직접입력을 취하고(S 혹은 R) 나머지 하나는 서로 다른 NAND 게이트의 출력값을 피드백으로 받아들여 입력값으로 갖는다. 여기서 S 의 신호가 0 인 경우에는 피드백 되어 돌아온 값(Q`)이 무엇이든 무관하게 Q에서 1이 출력됨을 알 수 있다. 그리고, R에 대해서도 R의 신호가 0 인 경우에는 S에서 출력되어 피드백되어 입력된 값(Q)에 무관하게 (Q`) 1이 출력됨을 알 수 있다. 여기서 S와 R을 1,1 로 입력한 경우를 살펴보자. S 와 R의 값이 0과 1 인 경우에 Q와 Q`의 값은 1과 0의 값으로 출력값을 가지고 이 값은 각각 S와 R의 또다른 입력값으로 들어가게 되있었다. 이런 상황에서 S의 값을 1로 바꾸어 S와 R의 값을 1과 1로 했을 경우 S게이트에 걸리는 입력은 1(

참고 자료

없음