[VHDL]실험14. 주파수 분주 카운터

소개글

실험 결과 레포트입니다.

목차

없음

본문내용

년도학기
2011년 1학기
과목명
디지탈논리회로실험
LAB번호
실험 제목
14
주파수 분주 카운터
실험 일자
제출자 이름
제출자 학번
팀원 이름
팀원 학번
*실험 목적
(1) 주파수 분주를 위한 카운터의 VHDL 표현방법을 학습한다.
Chapter 1. 관련 이론(Theoretical Background)
먼저 분주기라는 것에 대해 알아보면 clock 분주기라는 것은 A Hz의 주파수를 가진 clock source를 N의 제수로 나누어서 B Hz의 주파수를 가진 clock을 만들어 내는것이 목적이다. 이때 당연히 A Hz >B Hz이 된다.
분주기를 설계하려면 예를들면, Hz의 주파수를 가진 입력클럭 clk가 있다고 가정하자. 클럭을 10분주하여 bHz의 주파수를 가진 클럭을 만들어 clkout을 통해 출력하려고 한다.(여기서 10분주 한다라고 하는것은입력클럭의 10주기 길이가 출력클럭의 1주기가 된다는 것을 의미한다.)
이것을 VHDL소스로 구현해 보면 다음과 같다.
===========================================
LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;

참고 자료

없음