논리회로설계실험 5주차 Encoder 설계

소개글

"논리회로설계실험 5주차 Encoder 설계"에 대한 내용입니다.

목차

1) Objective of the Experiment(실험 목적)
2) Theoretical Approach(이론)
3) Verilog Implementations(코드 실행)
4) Result(실행 결과)
5) Conclusion(결론 및 고찰)

본문내용

1) Objective of the Experiment(실험 목적)
이번 실습은 4:2 Priority encoder를 behavioral modeling, dataflow modeling, gate-level modeling 이 세가지 모델링 방법으로 구현하는 것을 목표로 한다. 강의시간에 다룬 4:2 encoder의 modeling 방법을 참고하여 구현하였다. 모델링을 더 쉽게 하기 위해서 먼저 K map과 Boolean expression을 유도하는 과정을 거쳤다. 마지막으로 구현한 모델링이 정상적으로 작동하는지 Testbench 코드를 직접 짜고, Modelsim의 simulation을 이용하여 출력 파형을 확인함으로써 4:2 priority encoder가 올바르게 작동하는지 검증하였다.

2) Theoretical Approach(이론)
4:2 Priority Encoder
4:2 Encoder는 기본적으로 하나의 input만이 true인 경우에 그에 대응되는 output을 출력한다. 즉 다수의 input이 동시에 true인 경우에 동작방식과 출력하는 output이 정의되어 있지 않다.

참고 자료

없음