"논리회로실험 예비보고서" 검색결과 181-200 / 927건

• 

  [A+ 예비보고서] 아주대 논리회로실험 실험6 '래치와 플립플롭'

  실험6. 예비보고서실험목적-여러 종류의 flip-flop을 구성하여 그 동작 특성을 알아본다. ... -플리플롭은 1개의 bit 정보를 기억할 수 있는 기억 회로로써, 외부신호가 인가되기전까지 원래 상태를 유지한다. ... 이용)- R-S F/F의 변형- 입력값이 출력값이 된다.DCQ(t)010111x0Q(t-1)실험 3 D F/F(IC이용)- 실험2와 동일DCQ(t)010111x0Q(t-1)실험 4

  리포트 | 5페이지 | 1,000원 | 등록일 2015.03.27

  다운로드 장바구니
• 

  논리회로실험) 부울대수의 간소화(2) 예비보고서

  예 비 보 고 서5주차실험 4 : 부울대수의 간소화(2)-Verilog HDL code 이용1. ... - Verilog Hardware Description Language ( 하드웨어 기술 언어 )- 전자회로에 대한 구성과 설계, 동작 구현과 그 검증에 용도가 있다.- C언어와 비교적 ... 기본 실험 이론1) Verilog HDL 이란 ??

  리포트 | 4페이지 | 2,000원 | 등록일 2014.01.06

  다운로드 장바구니
• 

  [A+ 예비보고서] 아주대 논리회로실험 실험4 '멀티플렉서 & 디멀티플렉스'

  실험4. 예비보고서1.실험목적-멀티플렉서(MUX)와 디멀티플렉서(DEMUX)의 원리를 이해하고 실험을 통해 동작을 확인한다. ... ●Active high 신호와 Active low 신호-논리회로에서 다루는 신호는 크게 active high와 active low로 구분되는데, Active high 신호는 그 값이 ... 실험절차실험 1.

  리포트 | 5페이지 | 1,000원 | 등록일 2015.03.27

  다운로드 장바구니
• 

  [A+ 예비보고서] 아주대 논리회로실험 실험3 '가산기& 감산기'

  실험 3 예비보고서1. 실험목적-Logic gates를 이용하여 가산기(adder)와 감산기(subtractor)를 구성하여 동작을 확인해본다. ... 그러나, 뺄셈을 직접 수행하는 논리 회로를 구성하여 뺄셈을 할 수도 있다. ... 조합 회로를 전가산기(full adder: FA)라 하고, 캐리를 고려하지 않고 두 비트만을 더하는 조합 회로를 반가산기(half adder: HA)라 한다.

  리포트 | 5페이지 | 1,000원 | 등록일 2015.03.27

  다운로드 장바구니
• 

  [논리회로실험] 실험2. 드모르간의 법칙 예비보고서

  CMOS를 사용하여 논리회로를 구성하고, logic tester를 이용하여 드모르강 법칙을 실험적으로 증명한다.2. 기초이론드모르강 법칙드모르강 법칙의 단계적 적용1. ... 실험절차이 실험에서 모든 IC들에 대하여 14번 핀에 Vcc = +5V, 7번 핀에 Vcc = 0V를 인가한다.다음 그림들에 나와있는 회로를 구성하고 각 점에서 측정되는 전압을 그림 ... 실험 고찰1. 회로 1에서, 변수 A와 B를 사용하여 U,V,W,X,Y,Z에 대한 부울 대수식으로 나타내어라그리고, A,B,X,Y간의 드모르강관계를 나타내어라2.

  리포트 | 6페이지 | 1,000원 | 등록일 2010.12.05

  다운로드 장바구니
• 

  디지털 논리 실험, 산술 논리 회로 실험 예비 보고서

  실험목표(1) 마이크로 콘트롤러 유닛(Micro Controller Unit)의 핵심 논리회로인 산술 논리회로(Arithmetic Logic Unit)를 이해하고 구성하여 시뮬레이션을 ... 하지만 많이 쓰이는 연산에 대해 회로를 추가해줌으로써 산술연산 기능을 좀더 강화할 수 있다.(4) 4비트 ALU의 구조 : 본 실험에서 구현해야 할 4비트 ALU의 입출력은 다음과 ... 세 개의 기본 논리연산인 AND, OR, NOT 만을 사용해서 논리회로를 구성한다고 해도 출력으로는 16개의 논리연산 결과가 가능하다.그림 . 2입력 1출력 논리회로번호논리연산번호논리연산

  리포트 | 5페이지 | 1,500원 | 등록일 2009.07.18

  다운로드 장바구니
• 

  [A+ 예비보고서] 아주대 논리회로실험 실험10 'D/A & A/D converter'

  실험 10. 예비보고서1.실험목적.-DAC와 ADC 회로의 구성과 동작 원리에 대해 이해한다.-주파수 발생기를 이용하여 DAC를 실험하고 다양한 조건에서의 파형을 관찰한다. ... ) 실험1 회로의 출력에 아래 비교기 부가2) 1KHz pulse를 single pulse로 바꾸고counter를 0으로 reset. ... ) 회로 구성2) Single pulse clock으로 single pulse를 가하여 D/A converter의 출력을 측정3) 주파수 발생기를 이용하여 계단 파형(1KHz)이 나오는지

  리포트 | 5페이지 | 1,000원 | 등록일 2015.03.27

  다운로드 장바구니
• 

  [논리회로실험]실험1예비보고서 Basic Gates

  실험 목적기본적인 logic gates(AND, OR, NOT, NAND, NOR, XOR)에 대하여 알아보고 이러한 gate들로 구성된 logic 회로에서의 Boolean equation과 ... 변수는 그대로 둔다.예) 0 + A = A → 1·A = A , A + A = A → A·A = A논리함수의 부정논리 회로의 부정을 만들려면 어떤 논리함수에 다음과 같은 5가지 조작을 ... 이 논리회로의 특징은 입력이 서로 배타적일 때, 즉 서로 다를 때 출력이 “1”이 되며 입력이 서로 같은 값일 때에는 출력이 “0”이 되는 논리적인 특징을 가진 gate이다.NAND

  리포트 | 7페이지 | 1,000원 | 등록일 2010.04.12

  다운로드 장바구니
• 

  논리회로 실험-BASIC GATES 예비보고서

  실험1. BASIC GATESⅠ. ... 이 회로의 동작은 Q3가 화되었을 때 출력은 낮은 전압이 되지만,그것이 차단되면 출력을 올려 줄 TR가 없다. ... , NAND, NOR Gate를실험하려한다.

  리포트 | 7페이지 | 1,000원 | 등록일 2010.03.20

  다운로드 장바구니
• 

  [논리회로실험]실험5예비보고서 래치와 플립플롭

  NAND gate를 이용하여 클럭화되지 않은 R-S latch 회로를 구성하고 그 동작을 설명하시오< Q 출력 논리값 >< Q’ 출력 논리값>SRQ(t)00Q(t-1) : Latch010 ... 또 플립플롭의 입력 신호가 교류 결합 회로를 통하여 인가되는 형식의 것을 교류 결합 플립플롭,직류 결합 회로를 통하여 인가되는 형식을 직류 결합 플립플롭이라고 한다. ... : RESET101 : SET111NAND gate로 된 flip-flop회로에서는, 두 입력이 모두 1일 때 flip-flop 상태는 전 상태를 그대로 기억하여 그 상태로 남아있게

  리포트 | 4페이지 | 1,000원 | 등록일 2010.04.12

  다운로드 장바구니
• 

  산술논리연산회로(ALU) 실험 예비보고서

  REPORT실험5장. 예비 보고서산술논리연산회로1. 실험 제목-산술논리연산회로(ALU : Arithmetic Logic Unit)2. ... 예비보고서(1) 전가산기(full adder)에 대해 설명하라. ... -ALU는 컴퓨터의 중앙처리장치의 일부로서, 컴퓨터 명령어 내에 있는 연산자들에 대해 논리연산을 담당한다.

  리포트 | 3페이지 | 1,000원 | 등록일 2009.05.15

  다운로드 장바구니
• 

  논리회로실험- 디코더 예비보고서

  -이론- 디코더(decoder)는 부호화된 입력을 다른 부호화된 출력으로 변환하는 다중입력, 다중출력 논리회로이다. ... 실험4. 디코더-목적카운터의 디코딩의 코드변환 동작에 관해 알아본다. ... 즉 각 상태가 순차적으로 반복됨으로써 일반적인 counting을 할 수 있게 되는 것이다.- 이러한 계수기는 지금까지 우리가 보았던 논리게이트보다 훨씬 복잡한 논리게이트로 만들어졌다

  리포트 | 5페이지 | 1,000원 | 등록일 2008.04.30

  다운로드 장바구니
• 

  [논리회로실험]실험3예비보고서 가산기,감산기

  이로써 구성한 전감산기와 예비 문제(5) 회로와 실험 시뮬레이션 결과값을 비교하면 같은 값을 가짐을 확인 할 수 있다. ... 이 두 방법의 특징과 논리회로 설계 방식을 설명하시오. 또한 이 두 방법을 이용하여 4-bit serial adder와 4-bit parallel adder를 각각 구성하시오. ... 참고하여 카노맵을 통해 부울 함수를 구하고 논리 회로를 구성하시오.ZXY010001011110001101ZXY010001011010101101 B = X’YZ’ + Z(X’Y’ +

  리포트 | 8페이지 | 1,000원 | 등록일 2010.04.12

  다운로드 장바구니
• 

  [논리회로실험]실험7예비보고서 복호기와 부호기

  목 적카운터를 이용해 디코딩(decoding)과 인코딩(encoding)의 코드변환 동작에 관해 실험하고 그 동작원리를 이해한다.Ⅱ. ... ‘0111’이 출력됨을 확인하였다.5 값에 ‘1’이 입력되면 Excess-3 코드화 시켜 3이 더해진 8인 논리값이 ‘1000’이 출력됨을 확인하였다.2단 2진 카운터의 출력을 다음 ... 출력되어 0111값을 가지게 된다.이 작동 원리를 정확히 하기 위해 워크밴치 시뮬레이션 결과를 첨부하겠다.4 값에 ‘1’이 입력되면 Excess-3 코드화 시켜 3이 더해진 7인 논리값이

  리포트 | 4페이지 | 1,000원 | 등록일 2010.04.12

  다운로드 장바구니
• 

  [논리회로실험] 실험10. 시프트 레지스터 및 링 카운터 예비보고서

  그림 10-2는 7496 논리도를 나타낸 것이다.그림 10-2. SR-Latch를 이용한 시프트레지스터 논리도(7496).a. ... J-K FF을 사용하여 회로를 설계하라.6. ... 시프트 레지스터그림 10-1의 회로를 Altera MAX_ plus program을 이용하여 구현하시오.

  리포트 | 14페이지 | 1,000원 | 등록일 2010.12.05

  다운로드 장바구니
• 

  논리회로실험 가산기 예비보고서

  실험제목: 전가산기, 반가산기(예비보고서)1. ... 예비조사 및 실험 내용의 이해1.1 반가산기 (half adder)반가산기는 2진수 한 자리를 나타내는 두 개의 수를 입력하여 합(Sum)과자리올림수(Carry)를 구해주는 덧셈회로이다 ... Y)C1 위의 논리회로에서 보듯이 전가산기는 반가산기 두 개로 이루어져 있다.

  리포트 | 2페이지 | 1,000원 | 등록일 2008.01.14

  다운로드 장바구니
• 

  [논리회로실험] 실험8. 전가산기와 전감산기 예비보고서

  다음 회로에 대해 전가산기의 출력을 구하는 원리를 설명하시오.(a) 실험 1과 2의 회로(b) 실험 3의 회로2. 실험 2에서 전가산기의 C0는 올바른 결과를 나타내었는가? ... 실험 8. 전가산기와 전감산기1. 실험 목적전가산과 전감산의 산술연산을 실행하는 회로의 설계법에 대해 공부한다.2. ... 실험과정각 실험에 대해 제시된 회로를 Altera MAX_ plus program을 이용하여 구현하고, FPGA를 이용하여 지정된 곳의 단자전압을 측정하고, 그 값을 토대로 표를 완성하시오

  리포트 | 10페이지 | 1,000원 | 등록일 2010.12.05

  다운로드 장바구니
• 

  논리회로실험- 램(RAM) 예비보고서

  완전한 SRAM을 형성하기 위해서 부가적인 제어논리와 함께 SRAM 셀들은 어레이로 결합된다. ... 실험목적- 반도체 memory들의 기본적인 원리를 알아보고 MSI(TTL) 64-bit 기억 소자의 동작을 공부한다.2. ... 실험이론1) 판독/기록 메모리 (read/write memory : RWM)- 판독/기록 메모리(read/write memory : RWM)라는 이름은 언제든지 저장하고 재생할 수

  리포트 | 7페이지 | 1,000원 | 등록일 2008.04.30

  다운로드 장바구니
• 

  논리회로실험 디코더,인코더예비보고서

  실험제목: 디코더, 인코더(예비보고서)1. ... 예비조사 및 실험 내용의 이해1.1 디코더디코더(decoder)란 n비트의 2진 코드(code) 값을 입력으로 받아들여최대 2n개의 서로 다른 정보로 바꿔 주는 조합 회로를 말한다. ... 대한 회로도와 진리표를 나타내었다.

  리포트 | 6페이지 | 1,000원 | 등록일 2008.01.14

  다운로드 장바구니
• 

  실험 예비보고서 3주차 논리 및 연산회로

  실험하여 위의 1.항의 출력표와 같은지를 확인한다.◇ K-map을 이용한 최소화 기법카르노 맵은 간단하면서도 체계적인 과정으로 논리 식을 간략히 하거나 진리표를 이에 해당하는 논리 ... ◇ 반가산기 및 전가산기 이론반가산기전가산기컴퓨터 내에서 2진 비트를 덧셈하기 위해서 사용되는 논리 회로의 하나로 반 덧셈기라고도 한다. 2개의 디지털 입력(비트)을 받고, 2개의 ... B컴퓨터 내에서 2진 숫자(비트)를 덧셈하기 위한 논리 회로의 하나로 온 덧셈기라고도 한다. 3개의 디지털 입력(비트)을 받고, 2개의 디지털 출력(비트)을 생성한다.전가산기는 덧셈해야

  리포트 | 4페이지 | 1,500원 | 등록일 2008.11.08

  다운로드 장바구니