"HDL" 검색결과 181-200 / 6,473건

• 

  [건강관리] 생로병사의 비밀(콜레스테롤의 누명) 감상문

  또한 2013년 일본인 10만 명을 대상으로 달걀섭취에 따른 신근경색의 발병도를 조사하였지만 뚜렷한 증거를 찾지 못했다고 한다.총 콜레스테롤, 중성지방, HDL 콜레스테롤, LDL

  리포트 | 2페이지 | 1,500원 | 등록일 2021.06.10

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2) (10) Final Project

  실험 목적본 보고서에서는 베릴로그 HDL과 FPGA를 사용하여 디지털 시계를 설계한다. ... HDL (02)2.2. Xilinx (02)2.3. Counter (02)2.4. Finite State Machine (02)2.5. PIEZO (03)2.6. ... HDL의 문법과 의미는 소프트웨어 프로그래밍 언어와 달리 하드웨어의 주요한 특징인 시간과 동시성을 표현할 수 있는 표현들이 명시적으로 존재한다.2.2.

  리포트 | 110페이지 | 10,000원 | 등록일 2019.10.13 | 수정일 2021.04.29

  다운로드 장바구니
• 

  식사요법 지단백의 종류 및 지단백 농도에 따른 이상지질혈증의 분류

  HDL 콜레스테롤은 일명 좋은 콜레스테롤이며, 높은 HDL 콜레스테롤 수치는 심장마비나 뇌졸중의 위험을 감소시킨다. ... 보편적인 지질검사는 총 콜레스테롤, LDL 콜레스테롤, HDL 콜레스테롤, 중성지방이 포함된다. ... 고밀도 지질단백질(high-density lipoprotein, HDL)① 암죽미립(chylomicron)의 특징?

  리포트 | 7페이지 | 2,500원 | 등록일 2020.08.13

  다운로드 장바구니
• 

  영양학 지질 요약

  LDL(저밀도) HDL(고밀도) 밀도차이에 의해 분류카일로마이크론 (중>콜>인>단) VLDL (중>인>콜>단) LDL (콜>단>인>중) HDL (단>인>콜>중)카일로마이크론: 소장 ... 콜레스테롤 운반LDL은 혈관 내로 콜레스테롤 운반HDL은 혈관 내 콜레스테롤을 간으로 운반하여 혈관 내 콜레스테롤 제거 (동맥경화증 예방)지방산의 산화지방산은 간에서 B – 산화 ... 운반카일로마이크론과 VLDL은 혈액을 순환하는 중에 지단백질 리파아제에 의해 중성지방이 분해되어 조직에 지방산을 공급하며, 각각 카일로마이크론 잔여물과 LDL이 되어 간으로 운반됨LDL과 HDL은

  시험자료 | 10페이지 | 1,500원 | 등록일 2020.11.02

  다운로드 장바구니
• 

  [전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 4주차 예비+결과(코드포함) Combinational_Logic_Design_1 Arithmetic_Logic and Comparator

  실험목표-HDL 문법을 활용하여 Verilog 설계 및 시뮬레이션을 할 수 있다.-감산기와 비교기의 구조 및 동작을 이해 및 확인한다.나.

  리포트 | 7페이지 | 2,000원 | 등록일 2021.03.26 | 수정일 2021.12.14

  다운로드 장바구니
• 

  [생화학 및 실험] 혈청 총 지질 함량 결과 레포트

  HDL 수치는 좋은 콜레스테롤로 볼 수 있으며 40 미만이면 낮음, 60 이상이면 높음으로 본다. ... 고지혈증의 수치로는 LDL(저밀도지단백 콜레스테롤), HDL(고밀도지단백 콜레스테롤), 총 콜레스테롤, 중성지방 이렇게 있다. ... 중성지방은 150 미만이면 정상, 150~200이면 경계치, 200 이상이면 높음으로 본다따라서 고지혈증은 일반적으로 총콜레스테롤 230이상, LDL 150이상, 중성지방 200이상, HDL

  리포트 | 4페이지 | 2,000원 | 등록일 2020.10.30 | 수정일 2020.11.09

  다운로드 장바구니
• 

  FPGA Board를 이용한 FSM회로의 구현 (up-counter) 결과레포트

  그에 비해 Verilog HDL과 FPGA를 이용해 카운터를 설계할 때는 count = count + 1; 과 같이 간단한 코드로 논리를 만들 수 있어서 간편했다.

  리포트 | 2페이지 | 1,000원 | 등록일 2022.11.06

  다운로드 장바구니
• 

  논리회로 (정연모) 기말 전체 족보 정리

  timing trace 와 state diagram을 그리시오.2)state table을 그리고 jk f/f을 이용하여 회로를 그리는 과정을 보이시오.3) 이를 위한 Verilog HDL로

  시험자료 | 2페이지 | 1,500원 | 등록일 2022.04.07

  다운로드 장바구니
• 

  [검증된 코드 & 복사가능, 학점A+] 전전설2 4.Combinational-1 - 예비+결과+성적인증 (서울시립대)

  실험 목적1.Design a combinational logic circuit in Verilog HDL with behavioral modeling including ‘always

  리포트 | 12페이지 | 3,500원 | 등록일 2021.07.10 | 수정일 2021.07.12

  다운로드 장바구니
• 

  DE0CV 결과보고서

  다음 회로도를 Verilog-HDL 로 코딩하고 Modelsim으로 파형을 확인하시오.5. ... 실험 결과결과보고사항실험 회로의 Verilog-HDL 코드- Modelsim으로 시뮬레이션한 파형- 실험 회로의 진리표, 논리식

  리포트 | 5페이지 | 1,000원 | 등록일 2019.09.23 | 수정일 2019.09.24

  다운로드 장바구니
• 

  시립대 전전설2 Velilog 결과리포트 3주차

  때문에 복잡하고 생소한 Verilog HDL 문법을 이해하고 숙지한 상태가 아니라면 회로를 설계하는데 어려움이 있을 것 같다. ... Verilog HDL 실습 3주차 결과 리포트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit date목록1 ... 예상결과- Schematic을 이용하여 게이트를 직접 그려서 논리 회로를 설계하고 시뮬레이션 및 프로그래밍 했던 이전 실험과 달리 Verilog HDL 코드를 작성하여 실험을 하기

  리포트 | 14페이지 | 2,000원 | 등록일 2021.12.11

  다운로드 장바구니
• 

  [서울시립대] 전자전기컴퓨터설계실험2 / Lab02(결과) / 2021년도(대면) / A+

  실험의 목적Verilog HDL 언어를 이용하여 디지털 회로를 디자인 하기에 앞서 Schematic 설계를 수행해 본다. ... ACTEL, QUICKLOGIC, CROSSPOINT 등이 그 예)으로 크게 구분 지을 수 있으며 EPROM 방식(ALTERA가 그 예)도 사용한다.- VHDL 또는 Verilog HDL ... Digital Design with an Introducton to the Verilog HDL 5thedition3) XILINX DS099 Spartan-3 FPGA Familiy

  리포트 | 9페이지 | 2,000원 | 등록일 2022.07.15

  다운로드 장바구니
• 

  시립대 전전설2 [3주차 예비] 레포트

  Purpose of this Lab이번 실험에서는 Verilog HDL 언어를 사용하여 논리회로를 설계하는 방법을 배운다. ... 전자전기컴퓨터설계실험 ⅡPre-report3주차: Logic Design using Verilog HDL1. Introduction (실험에 대한 소개)가. ... 라고 위키백과에서 정의되어있습니다, 한마디로 어떤 하드웨어를 언어 형태로 기술해서 그 결과물을 Logic synthesizer에 전달해 주는 것이 베릴로그 HDL이라고 할 수 있습니다.시뮬레이션을

  리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29

  다운로드 장바구니
• 

  [약대 교수님이 강조하신] 건강기능식품 핵심정리

  간의 콜레스테롤을 장기에 보내서 혈관에 쌓임-동맥경화 유발콜레스테롤 자체는 인간건강에 크게 위협적이지 않지만 LDL에 같이 포함되어 있어서 건강지표로 이용HDL-간에서 지방의 합성을 ... 지질단백질로 수송되는 양상에 따라 혈액 내 콜레스테롤 농도가 결정비만 등으로 인해 혈관에 지질단백질들이 많이 쌓이면 혈중 콜레스테롤 수치가 높아지므로 건강이상을 판단하는 데도 많이 측정HDL

  시험자료 | 4페이지 | 1,500원 | 등록일 2020.05.04

  다운로드 장바구니
• 

  서울시립대학교 전전설2 6주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

  Purpose of this Lab이번 실험에서 Verilog HDL언어를 사용하여 Sequential Logic을 설계 및 실험한다. ... Hyperlink \l "주석1" [1]- SR 래치진리표논리 구성Time diagram- SR 플립플롭진리표논리 구성Time diagram(3) Verilog HDL의 always

  리포트 | 16페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15

  다운로드 장바구니
• 

  [검증된 코드 & 복사가능, 학점A+] 전전설2 2.Schematics - 예비+결과+성적인증 (서울시립대)

  목적1.ISE의 여러 logic gate symbol을 직관적으로 이용하는 Schematic 설계를 익힌다.2.FPGA Device Configuration을 해보고, Verilog HDL을

  리포트 | 14페이지 | 3,500원 | 등록일 2021.07.10 | 수정일 2021.07.13

  다운로드 장바구니
• 

  대사증후군과 운동개선

  저항성의 신호 당뇨병의 조기신호 ☞ HDL 기능 : 혈관기능향상 , 항산화 , 항혈전 , 혈관세포재생 , 혈관생성기능 , 항당뇨 , 항염증 ( HDLc 의 기능 )공복혈당장애 30 ... , 고중성지방혈증은 동맥경화증 , 협심증 , 심근경색등의 심혈관질환을 유발 고혈압 , 췌장암 등의 발병률을 높인다 .이상지혈증 중성지방높고 HDL 이 낮은 상태 ( vldl,cetp ... ) 복부비만과 이상지혈증은 페키지 상품이상지혈증 유병률이상지질은 왜 위험한가 HDL-c 이 낮은 상황의 원인 비만 , 운동부족 , 높은 중성지방의 상태를 몸이 알려주는 것 - 인슐린

  리포트 | 24페이지 | 2,000원 | 등록일 2020.07.15 | 수정일 2020.10.18

  다운로드 장바구니
• 

  성인 주요 혈액검사 정상수치

  WBC5,000~10,000나트륨(소듐)135~145칼륨(포타슘)3.5~5.0칼슘8.4~10.2마그네슘1.4~2.1인2.7~4.5총콜레스테롤200 이하중성지방150 이하고밀도지단백(HDL

  리포트 | 1페이지 | 4,000원 | 등록일 2022.02.17 | 수정일 2022.02.22

  다운로드 장바구니
• 

  서울시립대학교 전전설2 3주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

  Purpose of this Lab이번 실험에서는 verilog HDL 언어의 기본 사용법을 익힌다. ... Pre-Lab Report- Title: Lab#03 Introduction to Verilog HDL담당 교수담당 조교실 험 일학 번이 름목 차1. ... Essential Backgrounds (Required theory) for this LabVerilog HDL과 VHDL의 장단점을 조사하시오.HYPERLINK \l "주석1"[

  리포트 | 15페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.16

  다운로드 장바구니
• 

  Critical Thinking 과제(대체과제)

  HDL 35 mg/dL? LDL 112 mg/dL? ... What do his HDL and LDL levels in게 굳어 막히는 동맥경화의 가장 큰 위험요인이다.Thomas는 HDL은 낮고 LDL은 높은 상태이므로 심혈관계 질환 위험단계라고 ... Explain your answers.성분수치정상범위의의Total cholesterol240mg/dL▲200 미만동맥경화 및 심장질환 위험 상승HDL35mg/dL▼40~60심장질환

  리포트 | 4페이지 | 1,500원 | 등록일 2023.11.05

  다운로드 장바구니