"논리회로및실험" 검색결과 201-220 / 3,099건

• 

  패리티체크 verilog 설계

  제목패리티 검사기 설계실습 목적패리티 비트는 데이터 전송 도중 오류가 발생했는지 검사하는 데 사용된다. 수신 측에서는 송신 측에서 전송한 데이터에 대해 데이터에 포함된 ‘1’의 개수를 카운트하여 오류가 발생했는지 판단한다. 이 실습에서는 데이터 오류를 검사하는 데 사용..

  리포트 | 2페이지 | 2,000원 | 등록일 2020.12.19

  다운로드 장바구니
• 

  병렬-직렬 변환회로 verilog 설계

  제목병렬-직렬 변환회로 설계실습 목적레지스터는 데이터를 저장하기 위해 사용되는 기억장치다. ... 따라서 병렬 입력을 갖는 시프트 레지스터를 이용하면, 병렬로 입력된 데이터를 매 클럭마다 1비트씩 출력시키는 병렬-직렬 변환회로도 설계할 수 있다. ... 병렬-직렬 변환회로를verilog로 설계한 코드spConverter.vtb_spConverter.vmodule spConverter (clk,clear, si, qout);input

  리포트 | 2페이지 | 2,000원 | 등록일 2020.12.19

  다운로드 장바구니
• 

  업다운 카운터 verilog 설계

  제목동기식 BCD 카운터 설계실습 목적동기식 카운터는 순차논리회로에서 예제로 가장 많이 사용된다. ... 이 실습을 통해서는 상태 천이를 위한 여러 가지 조건을 순차회로에 적용하는 방법에 대해 알아본다.실습 내용실습결과Verilog설계-BCD 동기식 카운터의 상태도- BCD 가산기의 Verilog

  리포트 | 3페이지 | 2,000원 | 등록일 2020.12.19

  다운로드 장바구니
• 

  전감산기 verilog 설계

  전감산기 설계 과정을 통해 조합논리회로를 Verilog 또는 VHDL로 설계하는 방법에 대해 공부한다. ... Schematic 설계 회로를 나타내라.Verilog, VHLD설계1.전감산기를 Verilog 또는 VHDL로 설계하고 다음에 코드를 나타내라.시뮬레이션 및 실행

  리포트 | 5페이지 | 2,000원 | 등록일 2020.12.19

  다운로드 장바구니
• 

  4비트 CLA 가산기 verilog 설계

  이번 실습에서는 전파 지연이 없는 Carry look ahead 가산기를 설계해 덧셈 결과가 출력되는 지연시간을 리플 가산기와 비교하고, module 및 컴포넌트를 생성한 후 이들을

  리포트 | 2페이지 | 2,000원 | 등록일 2020.12.19

  다운로드 장바구니
• 

  광운대학교 전기공학실험 M3. 숫자표시기(7-SEGMENT LED) 응용 결과레포트 [참고용]

  이는 비용면에서도 효율적이나, 전달지연이나 회로 간소화 및 회로수정에도 매우 용이하다는 이점을 제공한다.' ... 또한 숫자표시기에도 시리얼모니터와 동일한 값이 출력(점등)되고 있으며, 해당프로그램 및 회로구성은 설계 목표에 부합함을 검증할 수 있다.4. ... 일례로 본 실험에서 구성한 회로를 미리 구성된 회로에 삽입하여 활용하고자 할 때 외란 제어계에서 외적교란에 의해 상태가 교란되는 일.

  리포트 | 8페이지 | 1,500원 | 등록일 2024.01.02

  다운로드 장바구니
• 

  성균관대학교 편입학 전자전기공학부 학업계획서

  , 논리회로설계실험, 수치해석 등의 수업을 듣고 싶습니다.3. ... 저는 OO대학교에서 전기전자공학부 관련 수업으로는 반도체공학, 전자회로실험및설계, 제어공학, 디지털신호처리, 통신이론, 마이크로파공학, 전기기기제어, 멀티미디어신호처리 등의 수업을 ... 학업계획저는 성균관대학교 전자전기공학부에 편입학한 다음에 디지털제어, 지적재산권의이해, 고체전자물리, 무선네트워크코너스톤, 배전자동화설계, 컴퓨터구조론, 광전자공학, 계측공학, 논리회로

  자기소개서 | 1페이지 | 3,800원 | 등록일 2023.12.05

  다운로드 장바구니
• 

  순차검출기와 32x8 sram verilog 설계

  다양한 조건을 가진 순차회로를 설계함으로써 순차논리회로의 설계 과정을 깊이 이해한다.Verilog설계- 순차 검출기의 상태도- Verilog 코드 기술SD.vmodule SD(stepCLK ... 제목 - 실험 결과 보고서실습 목적앞에서 실습한 순차회로 설계는 상태가 천이하는 조건이 단순했는데, 입력이 많아지고 조건이 복잡해지면 상태 천이 조건도 복잡해진다.

  리포트 | 5페이지 | 2,000원 | 등록일 2020.12.19

  다운로드 장바구니
• 

  7세그먼트FND디코더 verilog 설계

  제목7-세그먼트 FND 디코더 설계실습 목적하나의 7-세그먼트 FND는 한 자리의 16진수를 출력할 수 있다. FPGA에서 한 자리의 16진수는 4비트에 저장되며, 7-세그먼트에 출력하려면 디코딩해야한다. 이 실습에서는 스위치 입력으로 저장된 0x0~0xF사이의 한 자..

  리포트 | 4페이지 | 2,000원 | 등록일 2020.12.19

  다운로드 장바구니
• 

  우선순위 인코더 verilog 설계

  제목인코더 설계실습 목적및 배경인코더는 2^n개의 입력을 받아서 인코딩된n개의 출력을 발생시킨다.

  리포트 | 3페이지 | 2,000원 | 등록일 2020.12.19

  다운로드 장바구니
• 

  BCD가산기 verilog 설계

  제목BCD 가산기 설계실습 목적BCD는 디지털에서 사용하는 2진 코드를 이용해 10진수를 표현한 값이다. 일상생활에서는 10진수를 사용하지만 디지털 연산은 2진수를 기반으로 하므로, 디지털 연산에 의한 결과는 10진수로 변환되어야 한다. 이 실습에서는 BCD로 입력되는..

  리포트 | 2페이지 | 2,000원 | 등록일 2020.12.19

  다운로드 장바구니
• 

  아날로그 및 디지털회로설계실습 실습7(논리함수와 게이트) 결과보고서

  설계 실습 내용 및 분석7-4-1설계한 논리게이트 구현 및 동작(A) LOW(0) 값HIGH(1) 값, Vcc를 각각 0V, 5V, 5V로 설정한다. ... 논리함수와 게이트요약 : 이번 실험은 논리 게이트 소자를 가지고 다른 논리 게이트 회로를 구성하고 값을 관찰하고 비교하는 실험이다. ... 중앙대학교 전자전기공학부, “아날로그 및 디지털 회로 설계 실습”, 이론 10

  리포트 | 8페이지 | 1,000원 | 등록일 2020.09.24

  다운로드 장바구니
• 

  아날로그 및 디지털회로 설계 실습 실습8_래치와 플립플롭_결과보고서

  RS래치의 구현 및 동작 확인실험에서 구성한 RS래치의 회로도는 다음과 같다.게이트에 전원을 인가하고 입력이 모두 0(0V)인 상태에서의 출력은 다음과 같다.모든 입력을 1(5V)로 ... 1.요약이번 실습에서는 논리 gate(nand, inverter)를 사용해 래치와 플립플롭의 회로를 설계하였다. ... 할 수 있다3.실험결과1.

  리포트 | 6페이지 | 1,000원 | 등록일 2024.08.27

  다운로드 장바구니
• 

  다이오드 직렬 및 병렬 예비레포트

  다이오드 직렬 및 병렬연결실험목적특성이 다른 다이오드를 직렬 및 병렬로 연결하였을 경우의 각 다이오드의 동작을 이해하고, 이를 바탕으로 다이오드 응용회로를 해석하는 능력을 개발한다.실험준비물실험장비직류전원 ... 측정된 저항으로 저항에 흐르는 전류 측정.정의 논리 AND 게이트회로에서 Vo 측정다이오드와 저항의 브리지 구성회로 구성 후 모든 소자에 걸리는 전압 측정. ... Vo를 정밀하게 측정하기 위해 DMM의 전압 범위를 낮추어 조정.실험 예비레포트

  리포트 | 6페이지 | 1,000원 | 등록일 2022.12.03

  다운로드 장바구니
• 

  메카트로닉스 순차논리회로 -99카운터 실습 레포트

  메카트로닉스 및 실습실습보고서[순차논리회로(99카운터)]■과목명:■담당교수:■제출일:■학과:■학번:■성명:■조:1.실험 개요- 실험 목적99 순차 카운터를 설계하는 것이 실험의 목적입니다 ... 카운터에는 동기식과 비동식으로 나뉘는데 동기식은 출력이 동시에 나오고, 비동기식은 시간차를 두고 차례대로 나오는 것입니다.2.실험 방법위의 회로도에 따라 기판에 회로 및 부품들을 연결한 ... .7 세그먼트를 2개를 통해 0부터 99까지의 숫자를 표시하는 실험을 진행하고 이를 작동시키는 방법을 알아본다.- 순차논리회로란?

  리포트 | 4페이지 | 2,000원 | 등록일 2021.04.30

  다운로드 장바구니
• 

  서울시립대학교 전전설2 전자전기컴퓨터설계실험2 (결과레포트와 예비레포트 동시에) 1주차 Lab01 TTL gates Lab on Breadboard

  실험목적TTL을 이용하여 OR 게이트, XOR게이트, 반가산기, 전가산기 논리회로 실험 및 설계를 진행한다.2. ... 연결한 후 스위치를 사용하여 회로의 동작(LED)을 본다.(3) 실제 실험 결과를 시뮬레이션 결과와 진리표하고 비교 및 분석한다. ... 결론이 실험은 TTL을 이용한 논리회로를 실제 구현해보는 실험으로 0과 1을 입력하여 각각의 TTL종류에 따라 변하는 출력값을 확인할 수 있었다.

  리포트 | 23페이지 | 3,000원 | 등록일 2020.07.27

  다운로드 장바구니
• 

  기초실험1 Boolean Algebra 결과보고서 (인하대 기초실험1)

  또한 (A+B) (A+C) = A + BC가 맞는지에 대해 각각 논리 회로를 구성하여 실험을 해보았고 Truth Table을 확인해 본 결과 두 논리 식이 일치함을 확인할 수 있었다 ... 논리 회로 연산 법칙을 통해 두 식이 같다는 것을 알 수 있을 뿐만 아니라 실험을 통해서도 결과 값이 같다는 것을 볼 수 있었다.실험 2에서 ABC+AB’C+ABC’를 Tinkercad로 ... 결론 및 고찰이번 실험은 Boolean Algebra에 대해 알아보는 실험을 하였다. 먼저 실험 1에서 A+AB = A가 맞는지에 대해 Tinkercad로 실험을 해보았다.

  리포트 | 9페이지 | 1,000원 | 등록일 2022.04.08

  다운로드 장바구니
• 

  논리회로설계 실험 디코더 인코더

  예비실험에서는 반가산기만 코드작성 및 논리회로도를 그렸는데 저번실험과 달리 동작적, 자료흐름 모델링만을 해보지 않고 이론으로 배운 구조적 모델링 방법과 Schematic 방법을 사용하여 ... 논리회로설계 실험 예비보고서 #4실험 4. 디코더 & 인코더1. ... NOT게이트를 사용하면 더 많은 논리회로들을 그릴 수 있으나 본 실험에는 세 개의 논리회로만 그려보았다.2) 소스 코드동작적 모델링자료 흐름 모델링구조적 모델링구조적 모델링 內 AND

  리포트 | 6페이지 | 1,500원 | 등록일 2021.10.01

  다운로드 장바구니
• 

  디지털 시스템 설계 및 실습 n비트 가감산기 설계 verilog

  1. 실습목적BCD는 디지털에서 사용하는 2진 코드를 이용해 10진수를 표현한 값이다. 일상생활에서는 10진수를 사용하지만 디지털 연산은 2진수를 기반으로 하므로, 디지털 연산에 의한 결과는 10진수로 변환되어야 한다. 이 실습에서는 BCD로 입력되는 두 수를 더한 2..

  리포트 | 4페이지 | 1,000원 | 등록일 2020.11.02

  다운로드 장바구니
• 

  디지털 시스템 설계 및 실습 크기비교기 설계 verilog

  비교기 이론 내용 기술 2bit 비교기를 사용하여 4bit인 두 수 a, b를 입력값으로 주게 되면 이를 2bit씩 쪼개어 두 개의 2bit 비교기 회로에서 비교한다.

  리포트 | 3페이지 | 1,000원 | 등록일 2020.11.02

  다운로드 장바구니