"Digital Clock" 검색결과 241-260 / 681건

• 

  2016년도 중앙대학교 전자전기공학부 3학년 2학기 아날로그및디지털회로설계실습 결과보고서 4장 스텝모터구동기

  아날로그 및 디지털 회로 설계 실습결과 보고서실습 4. 스텝 모터 구동기조제출일작성자조원4-4. ... CLK는 Clock의 역할을 하며, 0 V에서 5 V로 바뀌게 될 때, 스텝 모터의 단계가 바뀌게 된다. 한편, S0과 S1은 스텝 모터의 단계가 바뀌는 방향을 결정짓는다.

  리포트 | 6페이지 | 1,000원 | 등록일 2016.12.23 | 수정일 2017.06.25

  다운로드 장바구니
• 

  A+ 디지털 시스템 실험 7-segment <5주차 결과보고서>

  4bit binary 를 8bit BCD code 로 변환하는 컨버터를 라인 디코더를 이용해 설계② BCD 입력을 7-segment로 출력하는 디지털 회로 설계③ Clock을 이용하여 ... 디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험 결과보고서디지털 시스템 설계 및 실험 2016 전기전자공학부이름 :학번 :실험제목7-segment실험목표①

  리포트 | 15페이지 | 1,500원 | 등록일 2017.07.05

  다운로드 장바구니
• 

  논리회로실험 - 제 5장 ALU 코드를 KIT에 올리는 실험 결과보고서

  KIT의 Digit5 와 Digit6 enable 핀을 사용하여 출력한다. ... JTAG Clock으로 설정해야한다. ... JTAG Clock으로 설정해야한다.다음으로 Generate Programming File을 실행시켜서 초록색 체크 표시가 생긴 뒤,프로그램을 클릭한 후 성공시키면 Training

  리포트 | 17페이지 | 1,000원 | 등록일 2014.08.15

  다운로드 장바구니
• 

  실험4 프로젝트 보고서

  프로젝트 목표이 프로젝트인 8051 디지털시계는 J1, J2 는 아래 4가지 동작 모드 각 작동하는 디지털시계이다. ... ☞P3.1 P3.0· Open Open ---> CLOCK· Open Short ---> TIMER· Short Open ---> PULSE COUNTER· Short Short - ... 이용하였기에 분, 초, 1/100초 단위에 구분은 되지 않고, 부저는 1초마다 울리는 것을 볼 수 있다. p3.4를 이용해 스타트하고 p3.5를 이용해 stop하는 방식에 Timer이다.Clock은

  리포트 | 26페이지 | 2,500원 | 등록일 2015.12.25

  다운로드 장바구니
• 

  아주대학교 통신실험 unit 12 예비보고서

  -Install a BNC T-connector on the DIGITAL INTERFACE TTL INPUT of the FSK Modem. ... -Install a BNC T-connector on OUTPUT 2 of the Clock Generator. ... 이는 FM 진동수 대역의 신호를 주고받는다.6) FSK디지털신호에 따라 진폭은 일정하나, 여러 이산적인 주파수로 편이 변조하는 방식- 반송파의 주파수 정보를 이용하는 변조방식반송파

  리포트 | 17페이지 | 1,500원 | 등록일 2013.11.28

  다운로드 장바구니
• 

  냉방,난방시스템 디지털회로설계

  디지털 논리회로 실험에서 지금까지 배운 내용을 이해? 디지털 논리회로 실험에서 배운 이론을 활용하여 일상생활에 쓰이는 system 활용? ... 거의 모든 카운터나 Clock, 플립플롭 회로, 시분할, 실시간 처리기등 다 사용되어 집니다.74ls192- 10진 업다운 카운터로 비동기 프리셋과 리셋을 가진 mod-10 up/down ... 팀 조원들이 협력으로 창의적인 디지털회로시스템 설계 및 하드웨어 제작2.

  리포트 | 5페이지 | 3,000원 | 등록일 2014.12.21

  다운로드 장바구니
• 

  #8 디지털실험 예비

  눌렀을 때까지의 시간인 Digit에 출력한다.[function simulation]주파수의 count횟수를 조절하여 ms의 주기를 갖는 counter 생성. ... KEY버튼 눌렀을 때 증가 or 감소 토글[function simulation]part2의 1sec Counter와 Clock module을 그대로 쓰는데 숫자를 저장하는 bit를 ... (예비)Lab 8.디지털 실험이명진 교수님금(09:00 ~ 13:00)2007122043 김병주Due date - 2012.04.27.

  리포트 | 3페이지 | 1,000원 | 등록일 2013.12.12 | 수정일 2014.04.22

  다운로드 장바구니
• 

  디지털시계 만들기

  디지털 vs 아날로그- 디지털은 손가락이란 뜻의 라틴어 디지트 (digit)에서 온 말이다. ... 디지털시계의 개요ⅰ. 개요ⅱ. 목적ⅲ. 제작Ⅱ. TTL Clock 제작 회로도ⅰ.전체 회로도 분석ⅱ. 회로도 해석Ⅱ. TTL Clock 제작 부품ⅰ. ... TTL Clock 제작Ⅳ. TTL Clock 제작 시 유의점ⅰ. 납땜 시 유의점ⅱ. 회로도 분석시 유의점ⅲ. 제작시 유의점Ⅴ.

  리포트 | 50페이지 | 4,000원 | 등록일 2006.12.18

  다운로드 장바구니
• 

  ATmega128_UART 통신 보고서

  Clock Polarity : 동기 전송 모드에서 클럭의 에지를 설정.?UBRRnH, UBRRnL? ... 또는 슬레이브 모드 지원ㆍ고 분해능의 보레이트 발진기를 내장ㆍ짝수 또는 홀수 패리티 발생/검사 기능을 하드웨어로 지원ㆍ데이터 오버런/프레임 오류 검출 기능을 내장ㆍ시작 비트 검출과 디지털

  리포트 | 8페이지 | 1,000원 | 등록일 2017.10.30 | 수정일 2020.07.04

  다운로드 장바구니
• 

  자동차 용어 해설

  CLOCK BATTERY 전원을 공급받아 동작하며 눈에 잘띄는 실내의I/PNL 상단부 중앙에 위치하며 시간을 조정할수 있다.CLOCK 응 KEY SW 또는 기타의 SW 를 OFF ... 해치지 않는범위에서 최적의 회전속도로 제어할 필요가 있다.DOHC 엔진에서는 냉각수 온도 및 엔진부하에 따라 최적의공회전 상태로 조절하기 위한 ISC SERVO 장치가 있으며이것은 디지털 ... 내보낸다.분사할수 있으며 분사과정을원하는대로 변화시킬수 있으므로 실린더 내부의 혼합기를 크게개선 시킨다.다시 말하면 연료소비와 배기가스를 크게 줄일수 있다.약 어원 어기 능 요 약CLOCK

  리포트 | 23페이지 | 2,000원 | 등록일 2015.11.22

  다운로드 장바구니
• 

  타이머 설계 ( 추가 기능 포함 )

  =0;ISR(TIMER0_OVF_vect){TCNT0 = 0x06; //reload counter valuedigit_num++;digit_num = digit_num%4;PORTA ... = segment_data[display_num[digit_num]];PORTC = ~(0x01 < digit_num);}ISR(TIMER1_OVF_vect){TCNT1 = 0xF8CD ... ++;DC_S--;};if(DC_S23) Clock_H=0;}void init_devices(void){cli();EICRA = 0x2A;EIMSK = 0x07;port_init()

  리포트 | 30페이지 | 10,000원 | 등록일 2015.06.23 | 수정일 2015.09.07

  다운로드 장바구니
• 

  위상동기루프(phase-locked loop, PLL)(예비보고서)

  구분ㅇ Analog PLL : 초고주파 회로에서 주로 많이 사용ㅇ Digital PLLㅇ DP-PLL(Digital Processing PLL)5. ... 디지털 카운터같은 구조로 되어 있으며, 이 분주비를 복잡하게 살짝 비틀어서 PLL 구조의 출력주파수 가변을 할 수 있게 하는 역할도 한다. ... , 주파수합성기, Modulator/Demodulator, Clock Generator 등3.

  리포트 | 6페이지 | 1,000원 | 등록일 2014.03.27

  다운로드 장바구니
• 

  HDL을 사용한 디지털 클럭 코드

  (1) 프로젝트 목표-디지털 시스템인 디지털 시계, 알람기, 스톱워치를 각각의 특성을 바르게 이해하고 Verilog HDL을 사용하여 설계한다.(2) 프로젝트 내용-디지털 시계, 알람기 ... 알람이 멈추는 것을 볼 수 있다. -- 11시에서 12시로 변하는 순간 오전과 오후가 바뀐다. -- 12시에서 1시로 변한다. -- 쿼터스 컴파일 -modulealarm_clk(Clock ... reg 선언reg[5:0] a; // alarm조건을 위한 reg 선언reg b; // 시, 분, 오전오후를 판별하기위해 사용된다.reg[3:0] c;always@(posedge Clock

  리포트 | 20페이지 | 2,500원 | 등록일 2013.01.20

  다운로드 장바구니
• 

  [디지털시스템][VHDL] clock-MODE-GEN 설계

  Digital Clock Chip 중 Mode Generator를 설계한다. ... 과 목 : 디지털 시스템과 제 명 : MODE_GEN 설계담당교수 :학 과 : 전자전기공학학 년 : 3학 번 :이 름 :제 출 일 : 2013.05.04.Purpose이번 실습을 통해

  리포트 | 10페이지 | 2,500원 | 등록일 2014.05.07

  다운로드 장바구니
• 

  [디지털 논리회로 실험] 11장. 비동기식 RS 플립플롭 예비레포트

  비동기식과 동기식의 구분은 클록(Clock: CLK) 입력의 유무에 의해 구분된다. ... 플립플롭의 기능에 대하여 기술하시오.디지털 논리회로는 조합논리회로와 순서논리회로로 크게 구분할 수 있다. 조합논리회로는 출력이 현재 입력 값에 의해서 결정된다. ... 디지털 회로에서는 이러한 기억소자로서 플립플롭(Flip Flop: F/F)이 사용되고 있다.플립플롭은 내부가 논리 회로로 구성되어 있기 때문에 논리 회로에 준하는 빠른 동작속도를 얻을

  리포트 | 3페이지 | 1,000원 | 등록일 2016.01.14 | 수정일 2022.10.09

  다운로드 장바구니
• 

  실험4 프로젝트 소스분석 C++ 8051 코드만 분석한 자료

  = _p3^3; // Clock set mode_sfrbit Set_hour= _p3^4; // Clock set mode_sfrbit Set_minute= _p3^5; // Clock ... ///////////////////////////////////////////////////////////void clockmode(){ / 디지털 전자시계unsigned char ... /////////////////////////////////////////////////_sfrbit Set_alarm= _p3^2; // Clock set mode_sfrbit Set_save

  리포트 | 12페이지 | 2,500원 | 등록일 2014.12.16 | 수정일 2015.10.31

  다운로드 장바구니
• 

  실험4 AVR 타이머와 카운터

  그러므로 0.01초로 세팅 된다.Time`Period= {1} over {Clock`Frequency/Prescaler} TIMES TCNT=(1/(7.3728㎒/1024))*72= ... TCNT0가 클리어 되고 0.01초로 세팅된다. timer0Cnt가 100이 된다는 것은 0.01*100=1초가 되는 카운트 횟수이다.실험8 : 타이머를 이용한 디지털 시계#include

  리포트 | 3페이지 | 1,000원 | 등록일 2014.09.09

  다운로드 장바구니
• 

  논리회로실험) Counter & Timer 예비보고서

  주로 디지털 논리 응용의 기본적인 부분이 되고, 입력 펄스의 열을 계산하는 순차 회로 특성을 이용하여 시간 유닛, 제어, 신호 등에 사용되고 있다. ... 이는 카운터와 비교하여 내부 Clock을 사용하는가? 외부 Clock을 사용하는지에 따라서 구분이 된다. ... 내부의 Clock을 사용한다면 이것은 정해진 카운트가 될 때마다 인터럽트 되기 때문에, 타이머라고 할 수 있다.

  리포트 | 4페이지 | 2,000원 | 등록일 2014.01.06

  다운로드 장바구니
• 

  DAC를 이용한 LED 밝기 제어 예비보고서

  [DAC를 이용한 LED 밝기 제어][실험 이론]① D/A 변환기- D/A 변환기(Digital to Analog Converter) :디지털 신호를 그 수치에 대응한 전압이나 전류 ... SYNC가 하강 후 CLK 하강 타이밍을 기준으로 16bit가 입력된다.SCLKSerial Clock Input. ... 또 AD 변환기의 비교 방식에 있어서는 DA 변환기를 내부에 사용하고 있고, AD 변환기와 DA 변환기는 디지털 계측 기술에 필수불가결한 것이다.

  리포트 | 6페이지 | 1,000원 | 등록일 2015.11.23

  다운로드 장바구니
• 

  디지탈시계 디자인

  디지털 시스템 설계 설계 프로젝트 #2목적 및 개요목 차팀원활동 및 진행 스케쥴Digital Clock의 블럭도MOD-6, 10, 3 CounterWave Form7-segment ... decoderDigital Clock display시간 세팅 모드목적 및 개요디지털 시계는 카운터를 이용해 설계할 수 있는 순차회로의 하나이다. ... 디지털 시계를 설계하기 위해서 시간 표시를 위한 7-세그먼트 표시기와 MOD-3, MOD-6, MOD-10 카운터 등이 필요하다.디지털 시계 설계 프로젝트는 수업에서 공부한 기본적인

  리포트 | 19페이지 | 1,000원 | 등록일 2012.12.04 | 수정일 2021.11.19

  다운로드 장바구니