"Gates" 검색결과 301-320 / 8,724건

• 

  전자회로 실험 과제

  : MOSFET의Common Gate 증폭기와 Common-Source and Common-Gate 증폭기를 설계하고 동작을 실험한다.실험장비:DC전원(PowerSupply),함수발생기 ... 결과보고서실험제목: MOSFETCommonGateAmplifier이름: 이**실험날짜: 2016 11 30제출날짜: 2016 12 07실험 10-MOSFET Common Gate Amplifier실험목적 ... MC14007UBCP(dual complementary pair plus inverter)1개, 저항 및 커패시터 다수실험 10.1 Discrete 바이어스 회로를 이용한 Common-Gate

  리포트 | 3페이지 | 1,000원 | 등록일 2022.03.08

  다운로드 장바구니
• 

  [예비보고서] 7.논리함수와 게이트

  (답안)[NAND Gate][NOR Gate][XOR Gate][XNOR Truth Table & XNOR Gate Design]XNOR 게이트는 두 입력이 모두 0이거나 모두 1일 ... 본 실습에서 사용하는 NAND gate 74HC00의 구성을 살펴보면, PMOS와 NMOS가 상보적으로 동작하는 CMOS를이용한 논리 게이트이다.

  리포트 | 4페이지 | 1,000원 | 등록일 2023.01.03

  다운로드 장바구니
• 

  Silicon on insulator

  Interface coupling은 한 channel의 전기적 특성이 반대쪽 gate에 적용된 bias에 따라 달라지는 것을 말하며, front gate measurement는 BOX ... 및 BOX/Bulk Si interface로부터 기여될 수 있고, back gate bias에 크게 의존한다. ... 또한 Coupling factor는 gate oxide와 BOX 사이의 두께 비율과 거의 동일한 것을 알 수 있다.

  리포트 | 16페이지 | 1,000원 | 등록일 2022.09.11

  다운로드 장바구니
• 

  GAAFET발표자료(대본포함),게이트올어라운드,(삼성전자,TSMC,숏채널효과,High-k,FinFET,공정방식,개발동향,시장동향)

  Set aside gate position by dummy gate formation . ... Remove dummy gate to form Gate-All-Around structure Spacer Formation Source-Drain Epitaxy Dummy Gate ... Gate formation Channel Release Gate Oxide Formation Gate FormationGAAFET 개발동향22 GAAFET 개발동향 Samsung Electronics

  리포트 | 33페이지 | 3,000원 | 등록일 2022.12.03 | 수정일 2022.12.14

  다운로드 장바구니
• 

  [영작문 과제] The Person I Admire the Most

  I can say many great people such as Bill Gates, Steve Jobs, and Jackie Kennedy, all have made a great

  리포트 | 2페이지 | 1,000원 | 등록일 2019.12.10

  다운로드 장바구니
• 

  논리회로실험 A+결과보고서 3 Adder & Subtracter

  실험 과정 및 결과 실험 1) 반가산기(Half Adder) 구성XOR gate(74HC86)과 AND gate(74HC08) 하나씩을 이용하여 반가산기(Half Adder)를 구성하였다 ... 고찰이번 실험은 여러 가지 기본적인 Logic gate를 이용하여 가산기와 감산기를 구성해 보는 것이었다. ... 실험 2) 전가산기(Full Adder) 구성실험 1에서 구성한 두 개의 반가산기와 하나의 OR gate(74HC32)로 전가산기를 구성하였다.

  리포트 | 5페이지 | 1,000원 | 등록일 2020.10.09

  다운로드 장바구니
• 

  Digital CMOS Circuit 결과보고서

  CMOS NOR Gate구성한 회로는 위와 같다.VA : 3VPP, 1kHz, 사각파 (offset = 1.5V)VB : 3VPP, 2kHz, 사각파 (offset = 1.5V)조건은 ... CMOS AND/OR Gate설계한 AND 게이트 회로는 위와 같다.앞서 설계한 NAND 게이트의 출력단을 CMOS 인버터의 입력단으로 연결하여 설계하였다.이 때의 출력파형은 위와

  리포트 | 8페이지 | 1,000원 | 등록일 2021.05.19

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 레포트 4주차

  이와 같은 문제를 최소화할 수 있는 gate 배열방법에 대해 알아보시오. ... .- Exclusive-OR gate의 동작원리와 활용방법을 이해한다.- Three-state 소자의 동작원리와 활용방법을 이해한다.3.이론3-1) MultiplexersMultiplexer는 ... (힌트: parity checker로 사용되는 74x280의 datasheet에 있는 내부 구성도를 참조)-이번 실험에서 설계한 parity circuit은 직렬로 XOR gate를

  리포트 | 24페이지 | 1,000원 | 등록일 2020.08.12 | 수정일 2020.08.26

  다운로드 장바구니
• 

  [A+] 중앙대 아날로그 및 디지털회로 설계실습7 논리함수와 게이트 예비보고서

  실습 준비물부품스위치: 2개AND gate 74HC08: 2개OR gate 74HC32: 1개Inverter 74HC04: 2개NAND gate 74HC00: 1개NOR gate 74HC02 ... Vcc 값을 5V에서 0V로 단계적으로 변화시키면서 NAND gate가 정상 작동을 멈출 때의 전원 단자의 Vcc 값을 기록한다.NAND gate가 정상 작동을 멈출 때의 Vcc ... 전원 단자에 Vcc와 GND를 연결한다.② NAND gate의 하나의 입력을 Vcc에 연결하고 다른 입력은 함수 발생기에 연결한다.③ 오실로스코프에 함수 발생기와 NAND gate의

  리포트 | 5페이지 | 1,000원 | 등록일 2021.09.06

  다운로드 장바구니
• 

  사회복지학개론 학사과정 요약집

  - need : 결핍상태 / 욕구 = 인간이 도달하고자 하는 상태 - 현재상태- social needs : 사회구성원 다수의 욕구 / gates(1980)

  시험자료 | 26페이지 | 1,500원 | 등록일 2020.08.31

  다운로드 장바구니
• 

  (A+/이론/예상결과/고찰) 아주대 논리회로실험 예비보고서1

  Basic Gates1) 실험목적1. Logic gates의 이해2. ... 구성한다. gate 구성 시 오실로스코프나 전압원의 사용법을 확실히 익혀 IC에 전원 공급하는 과정에 오류가 생기지 않도록 한다. ... 있으며, 기본 gate의 확장으로는 NAND, NOR, XOR, XNOR 가 있다.· 가해지는 전압에 따라 0~1.5V에 의해 논리값 0 또는 L(Low)이 입력되고, 3.5~5V에

  리포트 | 7페이지 | 1,000원 | 등록일 2021.10.24

  다운로드 장바구니
• 

  신제품의 성공가능성을 높이는데 있어, NPD 프로세스의 초기단계 (사업기회발굴~기획) 활동이 필요한 이유

  스테이지 게이트 프로세스와 신제품 개발한편 스테이지 게이트 프로세스(stage gate process)란, 앞서 살펴보았던 NPD 프로세스의 한 종류로도 이해할 수 있으며 구체성과 ... 요인에 관한 사례연구 : IT제품에서 Automotive 제품으로, 韓國IT서비스學會誌 第15卷 第4號, 2016.12임세미(외), 국가연구개발사업의 성과 관리를 위한 Stage-Gate

  리포트 | 4페이지 | 2,000원 | 등록일 2023.03.14

  다운로드 장바구니
• 

  [전자회로] Pspice (Multiplexer) 실험 레포트

  그래서 NAND gate 다음에 나오는 OR gate 대신 NAND gate로 바꿔 회로를 설계해야한다. ... GATE3. 결과4. 고찰? ... 기존의 AND gate가 아닌 NAND gate를 이용하여 새로운 Multiplexer의 회로를 만들었다.

  리포트 | 3페이지 | 1,500원 | 등록일 2020.11.30

  다운로드 장바구니
• 

  AND, OR 및 NOT 게이트

  위 회로는 Inverter로 Not gate와 같으며 입력과 출력이 반전되어서 나오는 것이 특징이다. ... ■실험 도구- 직류전원 공급기- Function generator- 오실로스코프- 저항(100kOMEGA 1개)■실험 이론- 일반적으로 Not gate, Inverter의 등가회로는 ... 하지만 N-MOS의 경우 Ground와 연결되어 있으므로 출력V_out=0[V]가 되어 Not gate로서 동작할 수 있다.하지만 우리가 실험을 진행하는 회로는 N-MOS하나로 구성되어

  리포트 | 4페이지 | 1,000원 | 등록일 2020.05.13

  다운로드 장바구니
• 

  9. 4-bit Adder 회로 설계 예비보고서 - [아날로그및디지털회로설계실습 A+ 인증]

  실습 준비실습 준비물부품저항 330Ω, 1/2W, 5%Inverter 74HC04NAND gate 74HC00NOR gate 74HC02AND gate 74HC08OR gate 74HC32XOR ... (B) 와 (C) 에서 설계한 회로도를 통해 XOR gate 를 사용하면 더 적은 수의 gate 로 전가산기를 설계할 수 있음을 알 수 있다. ... (D) XOR gate 를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계한다.

  리포트 | 10페이지 | 1,000원 | 등록일 2022.10.30 | 수정일 2023.01.03

  다운로드 장바구니
• 

  인하대 VLSI 설계 2주차 inverter

  이는 Gate를 장벽으로 하여 Diffusion부분이 Gate의 양쪽으로 자동 정렬되는 Self-aligned 방식을 따른다.4) N+ diffusion: N+ diffusion을 ... 그 원인을 살펴보면먼저 Gate-Oxide의 두께 는 fff가장 얇고 ttt가 중간, sss가 . ... Gate 전압 신호가 1(ON)일 때 PMOS는 OFF가 되고 NMOS는 ON이 되는 것을 고려하면1) A의 입력 신호가 1 –> PMOS: OFF, NMOS: ON-> 출력 단자

  리포트 | 12페이지 | 1,000원 | 등록일 2023.03.15 | 수정일 2023.03.18

  다운로드 장바구니
• 

  [전자회로] Pspice (Binary Multiplier) 실험 레포트

  처음의 부분곱은 B1 B0에 A0를 AND gate로 곱한다. 두 번째 부분 곱은 B1 B0에 A1을 AND gate로 곱하여 처음 부분 곱에 더하였다. ... 이것은 두 개의 AND gate와 두 개의 반가산기로서 실행된다.B1 B0A1 A0A0B1 A0B0A1B1 A1B0C3 C2 C1 C02. GATE3. 결과4. 고찰?

  리포트 | 3페이지 | 1,000원 | 등록일 2020.11.30

  다운로드 장바구니
• 

  디집적, 디지털집적회로설계 실습과제 9주차 인하대

  NAND GATE의 Delay, PowerNAND gate의 propagation delay를 측정하기 위한 코드이다. ... 값이 출력된다.NAND gate의 optimization그림6은 NAND gate 최적의 P/N ratio를 측정하기 위해 optimization을 수행하는 코드이다. ... Transistor를 사용하여 NAND gate를 구현하는 부분 까지는 이전 실습에서 구현했던 방식과 동일하다.

  리포트 | 9페이지 | 1,500원 | 등록일 2021.08.31

  다운로드 장바구니
• 

  반도체 공정 레포트 - high-k(학점 A 레포트)

  하지만 high-k 물질을 사용하게 됨에 따라 기존의 Poly Gate를 Gate로 쓰지 못하고 Metal을 사용해야 했다. 그래서 보통 이를 HKMG 공정이라 부른다. ... 그래서 metal gate는 열적 화학적 안정성이 높아야 하며, High-k 소재와의 접착특성 또한 우수해야 한다. ... High-k dielectrics목차High-k dielectrics 이란Dram capacitorMOSFET gate oxide주의점 및 요구조건High-k dielectrics

  리포트 | 10페이지 | 2,000원 | 등록일 2022.12.29

  다운로드 장바구니
• 

  [서울시립대 반도체소자] 6단원 노트정리 - MOSFET

  새로운 capacitance가 직렬 연결되는 형태body effect coefficient얇게 → gate 가깝게 → gate 영향 증가두껍게 → source, body 멀게 → body ... :PMOS gate is wider than NMOS gate ←designingsol.) 1은 의 PMOS에 의해, 0은 source의 NMOS에 의해 출력된다.memory SCD ... .) multi-finger layout: structural deformation → reduce gate length → reducesize (gate length)scale down

  리포트 | 19페이지 | 1,500원 | 등록일 2021.12.31 | 수정일 2022.01.24

  다운로드 장바구니