"Gates" 검색결과 501-520 / 8,724건

• 

  최소한의 IC칩을 사용해 7-segment 구동 실험

  묶을 수 있게 식을 간소화 한다.이때 XNOR Gate로 나온 식은 입력 한쪽에 바를 취하면 XOR GatND Gate) ---- 4개④ 74HC02N (2-input NOR Gate ... 여기서 XNOR Gate로 묶이는 Seg_b, c, f, g가 문제였다.논리회로 이론 시간에 강의를 들으며 정리했던 노트로 XNOR Gate를 XOR Gate로 바꾸는 방법을 찾아가기 ... 시작했다.A4용지에 모든 경우의 수를 써가며 방법을 찾던 중 XNOR Gate로 묶은 두 입력 중 하나의 입력에 부정을 취함으로써 XNOR Gate를 XOR Gate로 바꿀 수 있었다.또한

  리포트 | 31페이지 | 2,500원 | 등록일 2020.11.15 | 수정일 2022.04.23

  다운로드 장바구니
• 

  반도체 공정 레포트 - short channel effect (학점 A 레포트)

  그로 인해 gate voltage에 의해 source에서 channel로 캐리어가 주입을 제어했다면 DIBL 현상에 의해 gate 구동력은 저하되고 drain voltage에 의해 ... 인가하더라도 Channel의 물리적 길이가 짧아진 상태에서는 유효채널 길이가 축소되고, 이 채널 길이가 과도하게 짧아짐으로 인해 전기장과 depletion 영역의 겹침 현상이 발생하여서 gate ... short channel인 경우 drain에 Vds=Vdd를 인가할 경우, source 와 body에 의해 생긴 potential barrier를 낮추게 되고 source의 캐리어가 gate

  리포트 | 13페이지 | 2,000원 | 등록일 2022.12.29 | 수정일 2023.01.03

  다운로드 장바구니
• 

  2021 데이터구조 기말고사

  The self.pin.getfrom gets the pin from the gate. ... And by getout, we get the output from gate before. ... The basic building block for this simulation is the logic gate.

  시험자료 | 7페이지 | 3,500원 | 등록일 2022.11.07

  다운로드 장바구니
• 

  서울시립대 전전설2 Lab-01 결과리포트 (2020 최신)

  실험목적디지털 설계의 장점과 TTL gate의 특성을 이해하고 OR gate, XOR gate, 가산기 등 여러 논리회로를 디자인한 후 실제로 설계하여 실험능력을 함양한다.2. ... 실험에서 반가산기의 원리는 XOR gate와 AND gate의 특성을 통해 구현하고 전가산기의 원리는 XOR, AND와 OR gate 세 개를 통해 구현할 수 있었다. ... 주로 74시리즈가 사용되고 일반적인 GATE 구성은 아래와 같다.이번 실험에서 사용하는 7432, 7486, 7408 모두 위와 같은 GATE 구성을 따른다.

  리포트 | 15페이지 | 1,500원 | 등록일 2021.09.10

  다운로드 장바구니
• 

  (A+자료) 디지털실험 텀프로젝트 PvP 두더지잡기 게임 구현 작품

  맞게 누르게되면 최종 OR Gate에서 출력이 0에서 1로 바뀌어 7-segment를 카운팅해주는 CD4026에 클럭이 한번 들어가게된다.확인 해주는 회로를 보면 NOR Gate와 ... OR Gate가 사용되었는데, NOR Gate를 사용한 이유는 LED 구동을 sink방식으로 해주어 해당 부분이 0이 될 때 LED가 켜지기 때문이다.그렇게 출제자측과 이용자 측의 ... 전압 출력값이 NOR Gate로 입력되기전에, NOT Gate를 사용하여 확실하게 5V또는 0V가 출력되어 쓰레기값이 도출되지않게 설계하였다.전체 회로도실험사진 / 동영상게임시간

  리포트 | 20페이지 | 5,000원 | 등록일 2023.01.09 | 수정일 2023.03.07

  다운로드 장바구니
• 

  12. Stopwatch 설계 예비보고서 [2021년도 아날로그 및 디지털 회로 설계 실습 A+ 자료]

  실습준비물부품Inverter 74HC048개NAND gate 74HC003개NOR gate 74HC023개AND gate 74HC083개OR gate 74HC323개7-Segment3개BCD ... 따라서 JK Flip flop과 and gate를 이용하여 start를 위해서 switch를 on 했을 때에만 pulse가 인가되며 회로가 동작하고, switch를 off했을 때에는

  리포트 | 6페이지 | 1,000원 | 등록일 2022.09.06

  다운로드 장바구니
• 

  [예비보고서] 설계실습 8. MOSFET Current Mirror 설계

  (Gate Threshold voltage와 On-satage Drain Current 이용)위 Datasheet에서 Typ. Gate Threshold Voltage 이다. ... 따라서 의 이다.그러면 의 =이며, 정리하면 의 Gate 전압 이다.또한, 의 이다. ... 따라서 Drain 전류에 대한 다음 수식이 성립한다., 를 대입하여 에 대해 정리하면 의 Gate 전압 이다.

  리포트 | 6페이지 | 1,000원 | 등록일 2022.06.30

  다운로드 장바구니
• 

  [A+]중앙대학교 아날로그및디지털회로설계실습 4-bit Adder 회로 설계 과제

  참고하여, 74HC86 XOR gate의 Vcc와 GND가 몇 번 pin인지 쓰시오.문제 3XOR gate를 이용한 Full Adder 회로를 Pspice를 사용하여 직접 설계하시오 ... 문제 1다음의 진리표를 보고 입력 x, y, z와 출력 f를 Karnaugh맵을 이용하여 간소화하여 부울 대수식으로 표현하시오.문제 2실험에 사용한 XOR gate의 Data sheet를

  리포트 | 3페이지 | 1,000원 | 등록일 2021.09.02

  다운로드 장바구니
• 

  Semiconductor_Device_and_Design -5_

  gate formation4. ... Grow gate oxide Step 6. Deposit polysilicon3. CMOS Step 7. Etch polysilicon and oxide Step 8. ... N-well CMOS ■ (a) : n-well diffusion ■ (b) : Selective oxidation ■ (c) : Gate oxidation and polysilicon

  리포트 | 15페이지 | 2,000원 | 등록일 2023.06.22

  다운로드 장바구니
• 

  [물리전자2] 과제5 한글작성 내용 요약 Load line부터 (6단원)

  이는 Gate에 아무것도 인가하지 않았거나 negative bias인 경11. ... 전류를 흐르게 하기 위해서는 VG를 positive bias하여 전자를 Gate로 끌어당겨야 한다. ... 이런 구조상 Gate에 아무런 전압이 가해지지 않은 상태에서 Drain와 Source에 전압을 가한다고 해도 전류는 거의 생기지 않는다.

  리포트 | 6페이지 | 2,500원 | 등록일 2023.12.21 | 수정일 2023.12.30

  다운로드 장바구니
• 

  RS-latch, D-latch 실험보고서

  NAND gate로 꾸민 RS latch의 진리표2. enable이 있는 RS latch2.1 NOR(7402)와 AND(7408) gate를 사용하여 그림 6과 같이 회로를 꾸민다 ... 두 개의 3 입력 NAND gate(TTL 7410)를 이용하여 그림 3의 회로를 꾸민다.5.2. 표 5을 완성한다. ... 실험 3: RS-Latch 및 D-Latch1.1 RS latch1.1 NOR gate (TTL IC 7402)를 사용하여 그림 1과 같이 회로를 꾸민다.

  리포트 | 6페이지 | 1,000원 | 등록일 2021.04.06

  다운로드 장바구니
• 

  한양대 Latches & Flip-Flops

  관련 이론Latches는 기본적인 Gate 회로로 구성되는 기억 소자이다. ... Flip-Flops는 CLOCK의 여부로 구별할 수도 있다.Flip-Flops는 SR FF , D FF , JK FF , T FF로 구분할 수 있다.각각의 Flip-Flops는 Gate

  리포트 | 6페이지 | 2,000원 | 등록일 2023.03.21

  다운로드 장바구니
• 

  비교기, 보수기, 패리티 검사기 설계

  Gate 1개, AND Gate 2개를 이용한 1비트 비교기이다. ... 실험 원리① XOR Gate (7486사용)의 원리다음은 7486 XOR Gate이다. ... 원리XOR Gate 2개를 이용한 선택형 XOR/XNOR Gate이다.입력 A의 값이 Low(0)면 XOR Gate의 정의인 입력값이 같으면 Low(0) 다르면 High(1)로 출력되고입력

  리포트 | 19페이지 | 1,500원 | 등록일 2020.11.15 | 수정일 2022.04.23

  다운로드 장바구니
• 

  논리회로실험 예비보고서6

  오른쪽 위의 gate는 항상 1의 결과를 가지는 데 이 값이 Q’이 되고 따라서 오른쪽 아래의 gate는 (Q*Q’)’=다. ... 오른쪽 아래의 gate는 항상 1의 결과를 가지는 데 이 값이 Q’이 되고 따라서 오른쪽 위의 gate는 0의 결과를 가진다. ... C=1인 경우예를 들어 S=0, R=1일 때 위 회로를 따라가보면 왼쪽 위의 gate는 1의 출력을 가지고 왼쪽 아래의 gate는 0의 출력을 가진다.

  리포트 | 11페이지 | 1,500원 | 등록일 2020.09.18

  다운로드 장바구니
• 

  아날로그 및 디지털회로설계실습 9 부울대수 및 조합논리회로 과제

  실험에 사용한 XOR gate의 Data sheet를 참고하여, 74HC86 XOR gate의 Vcc와 GND가 몇 번 pin인지 쓰시오.Vcc는 14번 pin이고 GND는 7번 pin ... XOR gate를 이용한 Full Adder 회로를 Pspice를 사용하여 직접 설계하시오.

  리포트 | 2페이지 | 1,000원 | 등록일 2021.09.02

  다운로드 장바구니
• 

  21년 하반기 ASML CSE 직무 서류합격 국문/영문 자소서 + AI테스트 복기본 + 영어테스트 복기본 자료

  length of 10μm designed for masks and a gate length implementation of 10.17μm with an error rate of ... by controlling the process variables with photolithography equipment, I successfully implemented a gate ... To achieve the goal of forming a gate with a length of 10μm designed for the mask, the air gap was fixed

  자기소개서 | 11페이지 | 4,000원 | 등록일 2022.08.04

  다운로드 장바구니
• 

  전기전자공학실험-JFET 특성

  인가된 -전위에 의해 Drain~Gate같에 역방향 바이어스가 인가되게 된다. ... 각각의 단자는 Gate, Drain, Source라는 이름을 가진다.⑶ JFET의 회로상 기호(JFET의 회로상 기호)JFET은 회로상에서 위 그림과 같이 표시한다. ... BJT와 마찬가지로 화살표를 통해 JFET의 형태를 구분하며, 화살표가 JFET을 향하고 있으면 n채널, 반대일 경우 p채널 형이다.⑷ JFET의 작동원리 및 Pinch-OffㆍGate

  리포트 | 6페이지 | 2,000원 | 등록일 2023.02.14

  다운로드 장바구니
• 

  반도체 공정 레포트2 (Flash memory)

  구조는 위와 같으며 Floating Gate가 있는 것이 기존 MOS 구조와 다른 특징이며, 이 Floating Gate에 전자를 채우고 비우는 방식을 통해 데이터를 저장, 삭제하게 ... Control Gate는 Memory Cell Array의 Word Line을 겸하는 Gate 전극이다.Flash Memory는 구조에 따라 NOR Flash와 NAND Flash로 ... Control Gate에 인가한 전압에 따라 일정량의 전자가 채워지며, Floating Gate에 채워진 전자는 산화막으로 둘러싸여있기 때문에 빠져나가지 못한다.Erase는 위와 같이

  리포트 | 11페이지 | 1,000원 | 등록일 2021.01.15 | 수정일 2021.01.17

  다운로드 장바구니
• 

  실습 7. 논리함수와 게이트 예비보고서

  실습 준비물부품스위치 : 2개AND gate 74HC08 : 2개OR gate 74HC32 : 1개Inverter 74HC04 : 2개NAND gate 74HC00 : 1개NOR gate ... 74HC02 : 1개XOR gate 74HC86 : 1개사용장비오실로스코프(Oscilloscope) : 1대브레드보드 (Bread board) : 1개파워서플라이 (Power supply

  리포트 | 5페이지 | 2,000원 | 등록일 2022.09.19

  다운로드 장바구니
• 

  Airtrack 실험 보고서

  표는 Photo Gate 사이의 거리를 1m로 놓고 받침목의 높이를 8cm로 놓았을 때, Glider가 1m 거리의 Photo Gate를 지나는데 걸리는 시간과 5회 실행한 결과의 ... 사이의 거리를 1m로 놓고 받침목의 높이를 10cm로 놓았을 때, Glider가 1m 거리의 Photo Gate를 지나는데 걸리는 시간과 5회 실행한 결과의 평균이다.측정값`g= ... 사이의 거리를 1m로 놓고 받침목의 높이를 12cm로 놓았을 때, Glider가 1m 거리의 Photo Gate를 지나는데 걸리는 시간과 5회 실행한 결과의 평균이다.측정값`g=

  리포트 | 4페이지 | 1,500원 | 등록일 2022.11.15

  다운로드 장바구니