"Gates" 검색결과 401-420 / 8,724건

• 

  A+받은 플립플롭 회로(flip-flop, JK, SR) 결과보고서 PSPICE

  실험 장비① 직류 전원 장치(DC 서플라이)② 멀티미터③ 프로브④ 브레드보드⑤ 연결도선⑥ NAND Gate(SN74HC00N)⑦ NOR Gate(74LS02PC)2. ... (74LS02PC)와 연결도선을 연결하여 회로를 구성한다. ③ 직류전원장치의 전압의 값을 5V로 설정하고 2개의 NOR Gate의 입력값이 10, 00, 01, 00 순서로 회로를 ... 략>◎ NOR 게이트 RS flip-flop① 직류전원장치와 디지털 멀티미터의 전원을 켜고 각 기기에 악어클립 케이블을 연결한다. ② 브레드 보드에 그림 3과 같이 2개의 NOR Gate

  리포트 | 6페이지 | 1,000원 | 등록일 2022.12.28

  다운로드 장바구니
• 

  디집적, 디지털집적회로설계 실습과제 10주차 인하대

  NAND GATE, AND GATE layout그림1은 NAND gate의 layout이다. ... 세로길이의 경우 NAND gate와 같다.NOR GATE, OR GATE Layout그림9는 NOR gate의 layout이다. ... 기존에 magic layout 과제를 수행할 때는 저장하는 방법을 몰라서 gate하나를 작성하고 다른 gate를 작성하려면 이전에 작성했던 gate가 삭제되고 다시 작성해야 하는 줄

  리포트 | 6페이지 | 1,500원 | 등록일 2021.08.31

  다운로드 장바구니
• 

  term project - ALUs (Arithmetic logic units)를 이용한 다기능 디지털 시계 설계

  묶어서 내부의 nand gate에 같은 값이 입력되도록 넣어주고 7490 내부의 F/F clear 단자가 nand gate의 출력으로 조절된다. ... And gate 진리표를 통해 555 ouput이 high일 때 stop으로 옮기게 되면 and gate에 1,1이 입력되어 7490의 14번(바 cp) 핀에 1이 입력되면 작동이 ... 또한 7490의 2번 3번핀들을 묶어 스위치와 연결하여 7490내부의 nand gate에 동시에 0이 입력되면 1이 나오므로 start 할 수 있게 하였고 1이 입력되면 nand gate가

  리포트 | 14페이지 | 1,000원 | 등록일 2023.06.22 | 수정일 2023.06.25

  다운로드 장바구니
• 

  디집적, 디지털집적회로설계 실습과제 2주차 인하대

  있다.AND GATE마지막으로 AND gate의 코드이다. ... AND gate의 경우 AND gate 출력에 inverting을 한 NAND gate의 출력에 다시 inverter를 연결해주면 된다. ... \* ARABIC 9 : AND gate simulation wave그림9는 작성한 AND gate코드를 시뮬레이션 하여 파형으로 나타낸 것이다.

  리포트 | 7페이지 | 1,500원 | 등록일 2021.08.31

  다운로드 장바구니
• 

  부산대 어드벤처디자인 결과보고서 8주차 A+보고서 1등보고서

  실험 부품Bread 보드, Decoder, NOR gate, OR gate , AND gate , NAND gate4. ... 실험 방법1) nand gate로 NOT를 구현하였고, AND gate와 OR gate를 활용하여 함수 F(A,B)=A'B+AB'를 실현하였다.2) 두 개의 입력이 LOW이면 HIGH ... 다음과 같이 NOR GATE를 이용하여 1:2 Decoder를 설계하였다.[그림 7] NOR gate를 활용한 1:2 Decoder다음과 같이 회로를 설계하였다.

  리포트 | 5페이지 | 1,500원 | 등록일 2022.03.24

  다운로드 장바구니
• 

  논리회로설계실험 5주차 Encoder 설계

  비슷하게 c를 not gate에 넣은 결과값과 b를 and gate의 넣어 bc’을 먼저 구하고, 이 값을 d와 or gate의 입력 값으로 넣으면 출력으로 out0가 나온다. ... 이었다. c와 d를 미리 제공된 or gate에 입력하면 out1이 된다. ... 이를 이용하여 behavioral, dataflow, gate-level modeling으로 직접 설계해 보았다.

  리포트 | 6페이지 | 3,000원 | 등록일 2023.09.11

  다운로드 장바구니
• 

  중앙대 아날로그및디지털회로설계실습 예비보고서 9장 4bit adder 회로설계

  실습 준비물부품저항330` OMEGA , 1/2W, 5%: 10개Inverter 74HC04: 4개NAND gate 74HC00: 5개NOR gate 74HC02: 5개AND gate ... 74HC08: 5개OR gate 74HC32: 5개XOR gate 74HC86: 2개LED: 10개Switch: 10개사용장비오실로스코프 (Oscilloscope): 1대브레드보드 ... 이용한 전가산기 두 개의 회로를 연결하여 2Bit 가산기 회로를 설계하면 다음과 같습니다.XOR gate를 이용한 전가산기 두 개를 연결한 2Bit 가산기INPUTSOUTPUTSA

  리포트 | 6페이지 | 1,000원 | 등록일 2023.04.06

  다운로드 장바구니
• 

  전자기학실험 OR, AND, NOT 예비

  OR, AND, NOT Gate(예비 보고서)목 차1. 실험 목적2. 이론 및 원리3. 실험 장치4. 실험 방법[ 참고 문헌 ]1.

  리포트 | 10페이지 | 2,500원 | 등록일 2021.04.07

  다운로드 장바구니
• 

  반도체 공정 레포트 - Flash memory

  Poly-silicon으로 Floating Gate를 만들어서 Floating Gate 안에 전자를 저장하고 SiO2를 통하여 UV(자외선)로 광전류를 흘려 Floating Gate ... [사진2] EPROM 메모리의 구조일반 MOSFET과 비슷한 구조이지만 다른 점은 Gate와 유전체 사이에 Floating Gate가 추가된 것이다. ... Flash Memory & Charge trap flash memory지금 까지의 Flash Memory는 Floating gate를 이용하여 Control gate에 고전압을 인가하여

  리포트 | 22페이지 | 1,500원 | 등록일 2022.12.29 | 수정일 2023.01.03

  다운로드 장바구니
• 

  반도체공정 레포트 - MOSFET scaling down issue

  MOSFET에는 Gate oxide, 즉 Semiconductor와 Gate 전극 사이에 위치하여 Isolation을 수행하는 Oxide가 Gate 전극 아래에 위치한다.소자의 집적화 ... Short channel effect우리가 현재 반도체공정1에서 학습하고 있는 MOSFET에서는 High-k 유전체가 적용되는데, Transistor는 Gate voltage을 바탕으로 ... 해도 과언이 아니며, Switching 동작에 특화되어 있다.MOSFET이란 Metal-Oxide-Semiconductor Field-effect Transistor의 약자로, Gate

  리포트 | 14페이지 | 1,500원 | 등록일 2022.07.11 | 수정일 2024.06.19

  다운로드 장바구니
• 

  (A+/이론/예상결과/고찰) 아주대 논리회로실험 결과보고서 1

  두 개의 gate로 구성되고 3-input NOR gate는 OR gate의 출력값의 반대값이 나와야 하므로 2-input OR gate와 2-input NOR gate 두 개의 gate로 ... 나오도록 회로를 조작해야했다. 3-input NAND gate는 AND gate의 출력값의 반대값이 나와야 하므로 2-input AND gate와 2-input NAND gate ... 기본적인 logic gate들인 AND, OR, NOT, NAND, NOR, XOR gates에 대해 알아보고, 이러한 gate들로 구성된 논리회로를 Boolean equation으로

  리포트 | 8페이지 | 1,000원 | 등록일 2021.10.24

  다운로드 장바구니
• 

  인하대 VLSI 설계 5주차 Multiplexer

  , B와 S을AND gate로 묶고 두 출력을 OR gate의 입력으로하면 2:1 Multiplexer를 구성할 수 있다. ... 1) Multiplexer: MUX는 Multiplexer로 신호가 2개 입력될 때 두 신호 중 하나를 선택하는 gate로 입력 신호의 개수에 따라 2:1 Mux, 4:1 Mux, ... Transmission gate를 사용하여 설계 시 S = 1이면 A의 NMOS는 통과, B의 PMOS는 차단되어 입력 A가 출력으로 나가고, S = 0이면 B의 PMOS는 통과,

  리포트 | 8페이지 | 2,000원 | 등록일 2023.03.15

  다운로드 장바구니
• 

  [아날로그 및 디지털 회로 설계실습] 예비보고서9

  실습 준비물부품저항 330Ω, 1/2W, 5%10 개Inverter 74HC044 개NAND gate 74HC005 개NOR gate 74HC025 개AND gate 74HC085 ... 개OR gate 74HC325 개XOR gate 74HC862 개LED10 개switch10 개사용장비오실로스코프(Oscilloscope)1 대브레드보드 (Bread board)1 ... (D) XOR Gate를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계한다.XOR gate를 이용하여 S에 대해 다음과 같이 설계해보았다.S= bar { A}bar{B}C _

  리포트 | 6페이지 | 1,500원 | 등록일 2022.09.14

  다운로드 장바구니
• 

  [논리회로실험] 가산기&감산기 예비보고서

  실험목적1) Logic gate를 이용해서 가산기와 감산기를 구성한다2) 디지털 시스템의 기본 요소인 가산기와 감산기의 기본 구조 및 동작원리를 이해한다.2.

  리포트 | 7페이지 | 1,000원 | 등록일 2021.04.06 | 수정일 2023.03.29

  다운로드 장바구니
• 

  중앙대학교 아날로그및디지털회로설계실습 설계실습 12. Stopwatch 설계 A+ 예비보고서

  실습 준비물* 부품 Inverter 74HC04 : 8개 NAND gate 74HC00 : 3개 NOR gate 74HC02 : 3개 AND gate 74HC08 : 3개 OR gate

  리포트 | 3페이지 | 1,000원 | 등록일 2022.09.15 | 수정일 2022.09.22

  다운로드 장바구니
• 

  전기전자공학기초실험-공통 소스 및 공통 게이트 트랜지스터 증폭기

  source공통 gate공통 source공통 gate1.3711.361.08MΩ510Ω2.4㏀162Ω2. ... gate공통 soure공통 gate-9.237.01999.7kΩ180.3MΩ2.36kΩ2.40kΩ전기전자기초실험 결과보고서전자 14장. ... 전압이득트랜지스터AVZiZo이론이론이론2N28237.01180.3MΩ2.40kΩ(6) 공통 gate 회로의 입출력 임피던스 측정AVZiZo공통 soure공통 gate공통 soure공통

  리포트 | 7페이지 | 1,500원 | 등록일 2022.09.02

  다운로드 장바구니
• 

  Semiconductor Device and Design - 8_

  Gate – Source-to-Source Cgs and Gate-to-Drain Cgd combined , the total MOSFET capacity viewed from the ... Method of implementing Half-adder ■ And gate2. ... Method of implementing Half-adder ■ Exclusive or gate2.

  리포트 | 18페이지 | 2,000원 | 등록일 2023.06.22 | 수정일 2023.06.25

  다운로드 장바구니
• 

  디집적, 디지털집적회로설계 실습과제 4주차 인하대

  NAND GATE와 AND GATE의 Layout을 설계하는 것이었다. ... 아래쪽 21번은 gate 역할을 하는 poly이다.결과적으로 NAND GATE의 input으로 입력된 신호 2개가 모두 1인 경우 NAND GATE의 출력으로 0이 출력되며 이 0이 ... GATE의 경우 진리표를 확인해보면 input 2개가 모두 1인경우에 output으로 1이 출력되는데 이는 input 2개가 모두 0인 경우에만 1이 출력되는 NAND GATE의 출력의

  리포트 | 6페이지 | 1,500원 | 등록일 2021.08.31

  다운로드 장바구니
• 

  디스플레이공학 ppt 요약(MOS 동작 원리, 농도 단위, 반도체 공정에서 사용되는 산,염기, 반도체 제조 공정에서 금속의 불순물, Water Cleaning SC-1 solution, 평균 자유 행정과 진공 범위와의 관계)

  Metal MOS 단면 게이트 전압이 없음 일정 이상의 전압 이상이 Gate 에 걸림 전자층이 형성 Source 에서 Drain 으로 전자 이동 [ 전자의 이동 ] Gate 의 전압을 ... Gate 에 전압을 걸어 , 발생하는 전기장에 의해 전자나 양공을 흐르게 하는 원리이다 . ... 높이면 전자의 흐름이 많아짐 Gate 전압이 증가하다 한계를 넘으면 , 포화되어 전류는 흐르지 않게 됨 P 형 MOS 의 전자 흐름 과정 ppm, ppb, ppt 농도를 나타내는

  리포트 | 7페이지 | 2,500원 | 등록일 2022.08.09 | 수정일 2022.12.23

  다운로드 장바구니
• 

  [서울시립대] 전자전기컴퓨터설계실험2 / Lab03(결과) / 2021년도(대면) / A+

  또한 위와 같은 방법을 사용하여 설계한 다양한 logic들(AND Gate, 4-bit 데이터 XOR Gate, 1-bit full adder)을 test bench에서 시뮬레이션을 ... Post-reportBasic Gates in Verilog실험날짜 :학번 :이름 :1. Introduction가. ... 1-bit Full Adder를 Gate Primitive Modeling 방법으로 설계한 경우는 wire를 지정해서 연결해주는 과정을 이용하였다.

  리포트 | 19페이지 | 2,000원 | 등록일 2022.07.16

  다운로드 장바구니