"Gates" 검색결과 341-360 / 8,724건

• 

  [부산대 이학전자 A+] 555 timer 1

  실험 목적- 555 timer의 이해- 555 timer를 이용한The 555 Monostable Circuit의 이해- 555 timer를 이용한 Not Gate의 이해2. ... Circuit을 기반으로 하는 Integrated Circuit으로, V_cc를 Voltage Divider 로서 5kΩ 3개로 3분할하여 활용한다. 555Timer는 내부에 Not Gate의

  리포트 | 15페이지 | 2,000원 | 등록일 2021.03.03 | 수정일 2021.03.13

  다운로드 장바구니
• 

  D-latch,D flip-flop,J-K flip-flop 결과레포트

  고찰이번 실험은 xor gate, d flip-flop, j-k flip-flop을 이용하여 회로를 구성하고 비동기 요소인 preset과 clear에 따라서 어떻게 결과 값이 변하는지

  리포트 | 2페이지 | 2,000원 | 등록일 2022.08.22

  다운로드 장바구니
• 

  [전자회로] Pspice (FlipFlop) 실험 레포트

  GATE- RS 플립플롭- JK 플립플롭3. 결과- RS 플립플롭- JK 플립플롭4. 고찰?

  리포트 | 4페이지 | 1,000원 | 등록일 2020.11.30

  다운로드 장바구니
• 

  삼성전자 파운드리 공정설계 직무 최종합_면접 공부 자료(반도체 면접 공부 자료)

  두번째, Gate Oxide에 의한 누설전류는 캐리어가 Gate Oxide를 넘어가면서 발생하는 누설전류로 Scaling down에 의해 Gate oxide 두께 감소에 따른 Tunneling에 ... 또한 NAND Flash는 transistor만으로 구성되어 있으며, control gate와 body에 고전압을 가하면 tunneling에 의해 전하가 floating gate에 ... Write 동작은 control gate에 고전압을 인가하여 channel의 전하가 tunneling 되어 floa니다.

  자기소개서 | 11페이지 | 5,000원 | 등록일 2024.03.28

  다운로드 장바구니
• 

  디지털 논리회로 실험 1주차 기본 논리 게이트 예비보고서

  위의 그림처럼 회로를 구성한다.(3 input AND gate) 스위치 1번에 점퍼선을 연결하여 그 끝을 핀 1번에 연결한다. ... 디지털 논리회로 설계 및 실험예비보고서주제 : 기본 논리 게이트 (AND, OR, NOT Gate)소속: 공과대학 전자전기공학부수업: 수2,3 XXX 교수님 XXX 조교님제출 일자: ... 아래 표에 그 결과를 기록하시오.ABCX00*************1[3 input AND gate]※ 스위치를 이용하면 입력을 간편하게 변경할 수 있다.앞의 (3)의 점퍼선들을 제거하고

  리포트 | 8페이지 | 1,500원 | 등록일 2020.09.19 | 수정일 2020.09.24

  다운로드 장바구니
• 

  [전자회로] Pspice (전가산기와 반가산기) 실험 레포트

  GATE▷반가산기의 구현a) S = AB' + A'B , C = ABb) S = x ?

  리포트 | 6페이지 | 2,000원 | 등록일 2020.11.30

  다운로드 장바구니
• 

  LG디스플레이 제조 공정장비 최종 합격 자기소개서(자소서)

  결국 gate 패턴이 남아있는 다이를 발견하며 가설을 검증할 수 있었습니다. ... 이에 팀원들과 함께 gate가 제거될 가능성이 있는 공정을 찾아 원인을 파악하기 시작했습니다. ... 모든 공정을 마친 후 현미경을 통해 트랜지스터를 확인한 결과 4um 이하의 MOSFET의 gate 패턴이 지워진 치명적인 결함을 확인했습니다.

  자기소개서 | 5페이지 | 3,000원 | 등록일 2023.02.15

  다운로드 장바구니
• 

  충북대 전자회로실험 실험 9 MOSFET 공통 게이트 및 공통 드레인 증폭기 예비

  이론2.1 공통 게이트(CG: Common Gate) 증폭기은 공통 게이트(CG: Common Gate) 증폭기 회로 및 소신호 등가회로를 보여준다. ... 예비 실험3.1 공통 게이트(CG: Common Gate) 증폭기는 MOSFET(CD4007)를 이용한 DC 바이어스가 인가된 공통 게이트 증폭기 회로이다.(1) PSpice를 이용하여

  리포트 | 14페이지 | 2,000원 | 등록일 2022.03.03 | 수정일 2022.03.07

  다운로드 장바구니
• 

  디지털전자회로 2021 퀴즈3 해답

  문제는 dynamic gate 뒤에 static inverter (static logic gate)를 붙인 형태의 domino gate 로 인해 해결될 수 있다. ... Dynamic gate 의 monotonicity 에 대하여 설명하고 이 조건을 만족하기 위한 방안을 제안하시오. (2 점)Dynamic gate 는 evaluation phase ... 이를 dynamic gate 의 monotonicity 라고 한다.

  시험자료 | 5페이지 | 2,500원 | 등록일 2022.11.07

  다운로드 장바구니
• 

  논리회로설계실험 6주차 D Latch 설계

  logic gates 만을 이용하여 그린 schematic은 오른쪽 그림과 같다. 3개의 not gate, 2개의 and gate, 2개의 or gate로 이루어져 있다. ... and gate, 1개의 not gate로 구현할 수 있다.이렇게 그린 두개의 schematic와 Boolean expression을 참고하면 Behavioral modeling, ... 첫 번째 schematic은 logic gates만을 이용하여 D Latch를 그릴 것이고, 두 번째 schematic은 logic gates와 SR Latch를 이용하여 그릴 것이다.우선

  리포트 | 5페이지 | 3,000원 | 등록일 2023.09.11

  다운로드 장바구니
• 

  삐도리의 PPT 탬플릿 미디어 다크

  Floor Center Left Right 1 2 3 4 1 2 3 4 Gate 01 Gate 02 5 6 Gate 03 Gate 04 Center STAGE01 02 03 Food

  ppt테마 | 66페이지 | 2,000원 | 등록일 2024.02.06

  다운로드 장바구니
• 

  삐도리의 PPT 탬플릿 미디어 라이트

  Floor Center Left Right 1 2 3 4 1 2 3 4 Gate 01 Gate 02 5 6 Gate 03 Gate 04 Center STAGE01 02 03 Food

  ppt테마 | 66페이지 | 2,000원 | 등록일 2024.02.06

  다운로드 장바구니
• 

  서강대학교 일반대학원 시스템반도체공학과 연구계획서

  spacer 구조를 활용한 GAA MOSFET의 열적 특성 및 온 전류 향상 관련 연구 등입니다.저는 서강대 대학원 시스템반도체공학과 연구실에서 sidewall spacer 재료와 gate ... 전계 효과 트랜지스터(NCDG-TFET) 관련 연구, 패치 기반 이상 탐지를 위한 최적 클러스터링 및 메트릭 학습의 적용 관련 연구, sidewall spacer material과 gate ... 등을 하고 싶습니다.저는 또한 뉴로모픽 프로세서의 빠른 온라인 학습을 위한 6T SRAM 비트 셀을 사용한 영역 효율적인 전이 크로스바 시냅스 메모리 관련 연구, FinFET 및 gate-all-around

  자기소개서 | 2페이지 | 3,800원 | 등록일 2023.05.24

  다운로드 장바구니
• 

  논리회로설계실험 4주차 MUX 설계

  각 modeling 방법으로 구현하는 과정에서 강의시간에 다룬 조건 연산자를 사용하여 활용하였으며, or gate, and gate, not gate등 이전 강의시간에 배운 gate들을 ... And gate를 이용하여 s0’a와 s0b를 출력하였고, 이 결과를 or gate에 input으로 넣어 (s0’a+s0b)를 만들었다. ... 마찬가지로 And gate를 이용하여 s0’c와 s0d를 출력하였고, 이 결과를 or gate에 input으로 넣어 (s0’c+s0d)를 만들었다.

  리포트 | 8페이지 | 3,000원 | 등록일 2023.09.11

  다운로드 장바구니
• 

  [건국대학교 논리회로 A+][2024 Ver] 5주차

  NMOS NOT 게이트 Vi F_TR F_Gate F_TTL 0 1 1 1 1 0 0 0 2. ... CMOS NOT 게이트 Vi F_TR F_Gate F_TTL 0 1 1 1 1 0 0 0 6. ... NMOS NAND 게이트 A B F_TR F_Gate F_TTL 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 0 3.

  리포트 | 16페이지 | 5,000원 | 등록일 2024.08.14 | 수정일 2024.08.18

  다운로드 장바구니
• 

  [전자회로실험2]보고서3주차-Digit Logic

  [시뮬레이션-결과에 대한 고찰]AND Gate와 OR Gate를 MOSFET을 이용하여 회로를 설계하였다. ... 때ⅳ) VA=5V, VB=5V일 때-AND GATE 실험결과VAVBVOUT0V0V94.6mV0V5V94.6mV5V0V94.6mV5V5V10VOR gate회로ⅰ) VA=0V, VB= ... GATE의 입력전압과 입력전압에 따른 출력전압의 결과를 작성하여라.L->0V, H->5V ,(V_DD=10V일 때)-NAND GATE 실험결과VAVBVOUT5V0V10.002V5V5V0.0478V0V5V10.002V0V0V10.002V-NOR

  리포트 | 8페이지 | 3,000원 | 등록일 2023.12.26

  다운로드 장바구니
• 

  현대모비스 품질 경력기술서_1차 면접 합격

  부품 업체 P/T, ATE 조건 검토를 통한 적절한 검사 Gate 점검 진행- 주파수, 전압, 검사 Pattern에 대한 최적화 진행, 입고 품질 확보 및 특성 편차 최소화 진행

  자기소개서 | 2페이지 | 10,000원 | 등록일 2024.08.06

  다운로드 장바구니
• 

  LG마그나이파워트레인 자동차설계직 합격자소서

  특히 Trench 구조의 MOSFET을 공부하며, gate와 drain사이에 발생하는 기생 커패시터의 크기와 transient 구간에서의 발생되는 전력 손실 간의 어떤 관계가 있는지 ... 따라서 직접 Cgd의 변화에 따른 MOSFET의 gate charge를 오실로스코프를 통해 측정하고 분석한 결과, Cgd가 커질수록 transient 구간의 전력손실이 증가되는 비례관계라는

  자기소개서 | 2페이지 | 3,000원 | 등록일 2024.02.12

  다운로드 장바구니
• 

  아날로그 및 디지털회로 설계 실습 실습7_논리함수와 게이트_예비보고서

  준비물 및 유의사항부품스위치 : 2개AND gate 74HC08 : 2개OR gate 74HC32 : 1개Inverter 74HC04 : 2개NAND gate 74HC02 : 1개NOR ... gate 74HC02 : 1개XOR gate 74HC86 : 1개사용장비오실로스코프(Oscilloscope) : 1대브레드보드 (Bread board) : 1대파워서플라이 (DC

  리포트 | 4페이지 | 1,000원 | 등록일 2024.08.27

  다운로드 장바구니
• 

  광운대학교 반도체 공정1 조()()교수님 레포트과제

  같이 gate oxide layer를 사용하여 ... Fully-depleted SOI와 multi gate 소자들은 fermi level이 midgap 위아래로 수백 meV인 dual gate로 최적화된다. ... 게이트 전극을 해결하기 위해서는 도핑된 poly side gate stack의 개선해야한다. 또한 붕소가 도핑된 SI-Ge gate electrode를 사용해야한다.

  리포트 | 63페이지 | 2,000원 | 등록일 2023.12.21

  다운로드 장바구니