"TTL gate" 검색결과 21-40 / 457건

• 

  [A+보고서] 회로실험 CMOS-TTL Interface 예비보고서

  전압이 (+)일 때 전도된다.(2) p-channel MOS는 gate-source 전압이 (-)일 때 전도된다.(3) nMOS는 gate-source 전압이 0[V], pMOS는 ... 따라서 p-channel FET source에 대해서 gate 입력은 -VDD, n-channel FET source에 대해서 gate 입력은 0[V]이므로 p-channel FET는 ... 팬아웃 용량도 크다.- CMOS invertrer에서는 입력이 low가 되면 두 개의 FET gate전압이 low가 된다.

  리포트 | 6페이지 | 1,000원 | 등록일 2022.12.24 | 수정일 2024.07.21

  다운로드 장바구니
• 

  서강대학교 21년도 디지털논리회로실험 2주차 보고서 (A+자료) - Logic Gates, FPGA

  디지털논리회로실험 2주차 실험 보고서목적- TTL logic gates의 동작 방법을 익히고, Logic level과 noise margins, fanout에 대해 이해한다.- Gates를 ... 회로 소자에는 TTL과 CMOS가 있는데, 이번 실험에서는 TTL을 이용한다. ... 이는 약 370배의 차이이다.그리고 560Ω 대신 330Ω의 저항을 연결해서, 더 많은 수의 TTL gate가 연결된 상황을 흉내내보았다.그림9 – 560Ω 연결 시 전류그림10 –

  리포트 | 20페이지 | 2,000원 | 등록일 2022.09.18

  다운로드 장바구니
• 

  시립대_전전설2_Velilog_예비리포트_1주치

  참고 문헌1) 교안2) 마이크로 프로세서 교재3) TTL gate datasheet ... 실험 장비 및 부품1) 장비전원 공급기(GPS-3303)Breadboard2) 부품TTL(7432 OR Gate IC / 7486 XOR Gate IC/ 7408 AND Gate IC ... ) 반가산기 회로 실험(1) 위의 이론부분에서 실습회로와 교안의 사진을 참고하여 브레드보드에 회로를 구성한다.(2) TTL(7486 XOR Gate IC / 7408 AND Gate

  리포트 | 7페이지 | 1,000원 | 등록일 2021.04.16

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 2주차 결과보고서

  실험목적1) TTL logic gates의 동작 방법을 익힌다.2) Logic level과 noise margins, 그리고 fanout에 대해 이해한다.3) Gates를 이용하여 ... LOW상태에서는 출력, 입력이 각각 0.5V, 0.8V인데 TTL의 경우 HIGH상태보다 LOW상태가 더 민감한 것을 알 수 있다. ... TTL에서는 입력과 출력에 대해 각각 최대, 최소전압이 존재한다. 이는 HIGH나 LOW상태로 인식되기 위한 각각 최대, 최소전압을 의미한다.

  리포트 | 7페이지 | 1,000원 | 등록일 2021.10.02

  다운로드 장바구니
• 

  서울시립대 전전설2 Lab-01 예비리포트 (2020 최신)

  실험목적디지털 설계의 장점과 TTL gate의 특성을 이해하고 OR gate, XOR gate, 가산기 등 여러 논리회로를 디자인한 후 실제로 설계하여 실험능력을 함양한다.2. ... 전자전기컴퓨터설계실험Ⅱ예비리포트Lab-01 Design with TTL gates작성일: 20.09.061. ... 실험 내용- 실험 준비물TTL 7432(OR Gate), 7486(XOR Gate), 7408(AND Gate) 1개씩저항 4.7kΩ 3개, 330Ω 2개, LED Red와 green

  리포트 | 9페이지 | 1,500원 | 등록일 2021.09.10

  다운로드 장바구니
• 

  충북대학교 정보통신공학부 실험 13. CMOS-TTL interface

  기초이론 N-channel MOS 는 gate-source 전압이 (+) 일 때 전도된다 . P-channel MOS 는 gate-source 전압이 (-) 일 때 전도된다 . ... N-MOS 는 gate-source 전압이 0V, P-mos 는 gate-source 전앞이 5V 일때 off 된다 .이면 , 즉 L( lOW ) 상태에 있으면 NMOS 가 OFF ... CMOS 와 TTL 의 특성4.

  리포트 | 9페이지 | 1,500원 | 등록일 2020.10.26

  다운로드 장바구니
• 

  디지털 논리회로의 전압특성과 지연시간 결과레포트

  먼저 지연시간을 측정하기 위해 부록의 TTL Gate 연결 그림을 보며 입력과 출력 번호에 맞게 연결하였고, 그 번호에 맞게 전압 5V를 주어 잡음여유를 측정하는 실험이 되겠다. ... _{PHL}2.8ns5.4nst _{PLH}39.6ns22.6ns표 22-5 Gate들의 지연시간시간GateCMOS 지연시간TTL 지연시간0→11→00→11→0입력과 처음 CH219.2ns15.4ns26.8ns31.2ns입력과 ... CMOS 지연시간은 0→1일 때 입력과 처음 CH2 Gate는 19.2ns, 입력과 두 번째 CH2는 19.4ns, 입력과 세 번째 CH2 는 19.6ns가 나왔고 1→0일 때 입력과

  리포트 | 2페이지 | 1,000원 | 등록일 2022.04.28

  다운로드 장바구니
• 

  서울시립대 전전설2 Lab-01 결과리포트 (2020 최신)

  실험목적디지털 설계의 장점과 TTL gate의 특성을 이해하고 OR gate, XOR gate, 가산기 등 여러 논리회로를 디자인한 후 실제로 설계하여 실험능력을 함양한다.2. ... 전자전기컴퓨터설계실험Ⅱ결과리포트Lab-01 Design with TTL gates작성일: 20.09.131. ... 따라서 개발 초기 단계에는 FPGA를 쓰고 대량생산이 필요한 단계에서는 Full custom IC를 주로 쓴다.이번 실험에서 사용하는 TTL gate는 논리 게이트를 내장한 표준 IC로

  리포트 | 15페이지 | 1,500원 | 등록일 2021.09.10

  다운로드 장바구니
• 

  충북대학교 전자공학부 기초회로실험II 예비보고서 실험 13. CMOS-TTL interface

  (a) Inverter· MOSFET의 특성① n-channel MOS는 gate-source 전압이 (+)일 때 전도② p-channel MOS는 gate-cource 전압이 (- ... )일 때 전도③ nMOS는 gate-source 전압이 0[V],pMOS는 gate-source 전압이 5[V]일 때 off· CMOS inverter에서는 입력이 low이면 두 개의 ... FET gate전압이 low가 되는 상태임.p-channel FET과 n-channel FET의 source에 대해 각각 gate 입력이 -VDD, 0[V]이므로, p-channel

  리포트 | 2페이지 | 2,000원 | 등록일 2020.09.19

  다운로드 장바구니
• 

  디지털회로1 디지털 논리회로의 전압특성과 지연시간

  시뮬레이션(1) 동작 전압측정그림 22-4 Gate 전압측정 회로(TTL,CMOS)TTLV _{IH} : 2.619VV _{OH} : 4.545VV _{noise`high} : 1.926VV ... 입력과 출력이 처리하는 전압의 영역이 다소 차이가 있도록 하여야 Gate들의 전압 변동에 영향을 적게 받는다. ... 0개 TTL 4개TTL 12개 파형CMOS 0개 CMOS 4개CMOS 12개 파형개수출력전압 변화와 NOT 게이트 시간차TTLCMOS05V6V45V6V125V6V표 22-2 Fan-Out에

  리포트 | 4페이지 | 1,000원 | 등록일 2022.04.01

  다운로드 장바구니
• 

  RS-latch, D-latch 실험보고서

  두 개의 3 입력 NAND gate(TTL 7410)를 이용하여 그림 3의 회로를 꾸민다.5.2. 표 5을 완성한다. ... 실험 3: RS-Latch 및 D-Latch1.1 RS latch1.1 NOR gate (TTL IC 7402)를 사용하여 그림 1과 같이 회로를 꾸민다. ... RS latch의 timing diagram1.2 NAND gate(TTL IC 7400)를 사용하여 그림 5와 같이 회로를 꾸민다. 각각의 입력에 따른 출력을 살펴본다.

  리포트 | 6페이지 | 1,000원 | 등록일 2021.04.06

  다운로드 장바구니
• 

  Logic 연산과 gates 결과보고서 A+ 레포트

  NAND나 NOR gate의 입력을 한군데 연결하였을 때 NOT gate가 되는 것처럼 전혀 다른 연산자로 변환될 수 있다는 것과 특정 gate만을 사용하여 잘 조합하면 다른 gate를

  리포트 | 6페이지 | 2,000원 | 등록일 2023.11.15

  다운로드 장바구니
• 

  서울시립대 전전설2 결과레포트 2주차 A+

  Design with TTL Gates서론실험 목적TTL 게이트를 이용해 디지털 설계를 해 본다. ... TTL 칩 중 7486, 7408, 7432는 각각 XORgate, AND gate, OR gate를 가지고 있다.References HYPERLINK "https://en.wikipedia.org ... 결과를 보면 OR gate의 진리표대로 출력되었음을 확인할 수 있다.4번은 3번과 방법이 매우 비슷하다.

  리포트 | 5페이지 | 1,000원 | 등록일 2021.07.22

  다운로드 장바구니
• 

  CMOS-TTL interface 예비보고서

  전압이 (+)일 때 전도된다.② p-channel MOS는 gate-source 전압이 (-)일 때 전도된다.③ nMOS는 gate-source 전압이 0[V], pMOS는 gate-source ... 이것은 p-channel FET의 source에 대하여서는 gate 입력이 ? ... 전압이 5[V]일 때 off 된다.CMOS inverter에서는 입력이 low가 되면 두 개의 FET gate전압이 low가 되는 상태이다.

  리포트 | 4페이지 | 1,000원 | 등록일 2019.10.17

  다운로드 장바구니
• 

  전전설2 실험 1 예비보고서

  실험의 내용1) 실험 준비물- TTL7432 (OR Gate IC) 1개, 7486 (XOR Gate IC) 1개, 7408 (AND Gate IC) 1개- 저항4.7kΩ 3개, 330Ω2개 ... [응용과제]XOR gate 2개, OR gate 1개, AND gate 2개가 필요하므로, 7432 1개, 7486 2개, 7408 2개를 준비한다.회로를 위와 같은 방법으로 설계하면 ... 배경 이론 및 사전조사[2-1] TTL과 CMOS의 입력 및 출력 전압 전류에 대하여 조사하시오.TTL :입력 전압출력 전압입력 전류출력 전류High22.720μA-0.4mALow0.80.4

  리포트 | 8페이지 | 1,000원 | 등록일 2023.11.17

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험_2 Digital logic gate

  실험 목표- TTL logic gates의 동작 방법을 익힌다.- Logic level과 noise margins, 그리고 fanout에 대해 이해한다.- Gates를 이용하여 구현된 ... 아래 표는 CMOS 계열과 TTL계열의 연결을 고려하기위한 입력 및 출력 LEVEL들을 보여준다.그림 SEQ 그림 \* ARABIC57)Applying NAND and NOR gates설계단계에서 ... 이 후, TTL계열인 74-계열과 기능은 같이하며 CMOS 제조기법을 사용한 소자들이 개발되었다.6)CMOS/TTL InterfacingFCT, FCT-T의 개발로 CMOS와 TTL이

  리포트 | 21페이지 | 1,000원 | 등록일 2020.08.12

  다운로드 장바구니
• 

  디지털 논리회로의 전압특성과 지연시간 예비레포트

  그림 22-2(a)는 입력이 2개인 기본적인 TTL(Transistor-Transistor Logic) NAND Gate이며, 22-2(b)는 CMOS(Complementary Metal ... 그림 22-4회로에서 입력을 모두 0 또는 1로 연결하고 공급전압과V _{CC} 사이에 적절한 동일 저항을 연결하고 전압을 측정하여 TTL과 CMOS Gate 중에 어느 종류가 어떤 ... 실험 순서(1) 동작 전압측정그림 22-4의 회로를 구성하고 TTL과 CMOS 2종류를 실험한다.

  리포트 | 3페이지 | 1,000원 | 등록일 2022.04.28

  다운로드 장바구니
• 

  [서울시립대] 전자전기컴퓨터설계실험2 / Lab01(예비) / 2021년도(대면) / A+

  Pre-reportDesign with TTL Gates날짜 :학번 :이름 :1. Introduction가. ... TTL 7432 Connection Diagram TTL 7432 Function Tableb. 7486- XOR Gate 표준 IC로, 4개의 2-input XOR 게이트가 들어있는 ... TTL 7486 Connection Diagram TTL 7486 Function Tablec. 7408- AND Gate 표준 IC로, 4개의 2-input AND 게이트가 들어있는

  리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

  다운로드 장바구니
• 

  십진 계수기 (BCD counter) 결과보고서 A+ 레포트

  계수기에서 1001에서 1010으로 넘어갈 때 NAND gate에 입력 신호가 0, 0이 들어가므로 1이 출력된다. ... 따라서 CLEAR에 신호가 들어가고 계수기는 0000이 출력된다. 2진 계수기와 5진 계수기가 들어있는 TTL IC 7490을 이용하여 10진 계수기를 만드는 방법도 살펴보았다.

  리포트 | 4페이지 | 2,000원 | 등록일 2023.11.15

  다운로드 장바구니
• 

  서울시립대학교 전전설2 전자전기컴퓨터설계실험2 결과와 예비레포트 동시에 2주차 Lab02 Schematic Design with Logic Gates

  전자전기컴퓨터공학부 설계 및 실험2Post Lab-02Schematic Designwith Logic Gates실 험 날 짜학 번이 름목차1. ... ISE의 여러 logic gate 및 도구들을 사용해 최종적으로 FPGA Device Configuration의 동작을 확인하는 것이 목적이다.2. ... ▲spartan-3 FPGA 요약위 표에서 XC3S200을 살펴보면 System Gates의 수가 200,000이고 Logic Cells(논리소자/셀 개수)의 수는 4320이다.본

  리포트 | 28페이지 | 3,000원 | 등록일 2020.07.27 | 수정일 2020.09.16

  다운로드 장바구니