"TTL gate" 검색결과 81-100 / 457건

• 

  아주대 논리회로실험 실험9 RAM 예비보고서

  실험 소자1) 74HC○○칩- 74HC시리즈의 74는 TTL IC를 의미하고, HC는 High Speed CMOS의 약자로 CMOS 논리만을 사용하는 시스 템의 사용에 최적화되어 2 ... 따라서 S-R Latch에 서 첫 번째 NAND Gate에서 위의 NAND Gate의 출력은 H, H가 입력으로 들어오므로 L가 출력되고, 아래 NAND Gate의 출력은 출력은 H ... IC Gate 구성도를 확인하면 두 개의 입력(An, Bn)을 가진 NAND Gate 4개로 구성되어있고, 입력값에 해당하는 output의 결과를 Yn에 해당하는 핀에 출력한다.

  리포트 | 6페이지 | 1,000원 | 등록일 2021.05.07 | 수정일 2021.07.23

  다운로드 장바구니
• 

  16진 동기 및 비동기 카운터 설계

  실험 조건TTL IC(SN7400, SN7476, SN7490)를 이용하여 구현한다.2. ... 또한 동기식 카운터와 얼추 비슷한 회로를 갖지만, 7476에는 NOT이달려있지 않아 16진 비동기식 Up 카운터를 구성하기 위해서는 NOT Gate를 사용해야 한다는 것에 유의해야 ... 설계 과정비동기 및 동기식 카운터의 구조와 동작원리를 이해하여 16진 동기 및 비동기 카운터를 설계한다.1) SN7400 및 SN7476, SN7490의 회로도를 구현한다.2) TTL

  리포트 | 3페이지 | 1,500원 | 등록일 2020.10.10

  다운로드 장바구니
• 

  서울시립대학교 전전설2 2주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

  Reference (참고 문헌)HYPERLINK \l "본문1"[1] TTL(Transistor-transistor logic)- Hyperlink "https://en.wikipedia.org ... Post-Lab Report- Title: Lab#2 Schematic Design with Logic Gates담당 교수담당 조교실 험 일학 번이 름1. ... Results of Lab 1.AND Gate 로직 설계- 진리표ABX000010100111- 실험 결과 (아래 사진은 진리표의 순서와 동일하다.)나.

  리포트 | 27페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.16

  다운로드 장바구니
• 

  [중앙대학교 3학년 1학기 전자회로설계실습] 결과보고서5 구매 시 절대 후회 없음(A+자료)

  Gate와 접지 사이에 저항을 이용할 것이다. ... BJT와 MOSFET을 사용한 구동(switch) 회로실험 목적BJT와 MOSFET을 이용하여 TTL 레벨의 전압(5 V)으로 동작하는 RTL switch회로를 설계, 구현하여 relay ... 이 때, gate와 channel이 평행판의 역할을 하여 커패시터로 작용한다.

  리포트 | 8페이지 | 1,000원 | 등록일 2023.08.28

  다운로드 장바구니
• 

  Gate회로 제작 (기초공학실습, KAIST)

  기초공학 실습 : Chapter 5 Gate Circuit 제작AIM OF EXPERIMENT집적 회로의 여러 가지 게이트를 이용하여 디지털 논리 함수의 기능을 실현하는 방법을 공부한다.THEORY집적회로는 ... 반도체 조각에 구성한 모노리틱 (monolithic) IC이다.디지털 IC 중 논리 계열로 많이 쓰이는 IC는 입력 회로를 멀티 트랜지스터로 설계하고 출력회로는 완충 증폭기로 설계한 TTL ... identitiesA`+AB`=`AA`+ bar{A} B`=`A+B(A+B)(A+C)`=`A+BC집적 회로(IC) 의 종류와 구성INSTRUMENT브레드 보드, 멀티미터, 시그널 제너레이터, TTL

  리포트 | 9페이지 | 1,500원 | 등록일 2020.12.31

  다운로드 장바구니
• 

  아주대 논리회로실험 실험8 Counter 예비보고서

  실험 소자1) 74HC○○칩- 74HC시리즈의 74는 TTL IC를 의미하고, HC는 High Speed CMOS의 약자로 CMOS 논리만을 사용하는 시스 템의 사용에 최적화되어 2 ... IC Gate 구성도를 확인하면 두 개의 입력(An, Bn)을 가진 AND Gate 4개로 구성되어있고, 입력값에 해당하는 output의 결과를 Yn에 해당하는 핀에 출력한다. ... 높은 전압의 경우 고속동작을 위해, 낮 은 전압의 경우 저전력 소모를 위해 사용된다.- 74HC08다음 그림은 74HC08칩의 IC Gate 구성도이다.

  리포트 | 8페이지 | 1,000원 | 등록일 2021.05.07 | 수정일 2021.07.23

  다운로드 장바구니
• 

  아주대 논리회로실험 실험7 Shift Register 예비보고서

  실험 소자1) 74HC○○칩- 74HC시리즈의 74는 TTL IC를 의미하고, HC는 High Speed CMOS의 약자로 CMOS 논리만을 사용하는 시스 템의 사용에 최적화되어 2 ... IC Gate 구성도를 확인하면 두 개의 입력(An, Bn)을 가진 NAND Gate 4개로 구성되어있고, 입력값에 해당하는 output의 결과를 Yn에 해당하는 핀에 출력한다. ... } 1(t-1)- 74HC96다음 그림은 74HC96칩의 IC Gate 구성도이다.

  리포트 | 8페이지 | 1,000원 | 등록일 2021.05.07 | 수정일 2021.07.23

  다운로드 장바구니
• 

  광운대학교 전기공학실험 실험1. 기본 논리게이트 결과레포트 [참고용]

  이는 지연시간(전달지연)이며 해당실험을 통해 전달지연을 줄이기 위해 Gate cost를 줄이는 등 논리적 노력을 해야함을 알 수 있다. ... 해당 회로는 open collecter 형식이나, 풀업저항을 전원과 입력단자에 연결하여 7405형식을 7404 TTL IC로 바꾼 것과 동일하며, 비교 분석 시 값 또한 일정하다.5 ... 등으로 표현 가능하며 오차는 모두 0이 나왔다.4번 실험 항목에서 풀업저항 연결 시에 전원과 입력단자에 모두 저항을 인가해줘야하며 해당 전원에만 저항을 인가 했을 시 7405형 TTL

  리포트 | 12페이지 | 1,500원 | 등록일 2023.12.29 | 수정일 2024.01.06

  다운로드 장바구니
• 

  [A+] 오실로스코프와 함수발생기 예비보고서

  설정 단자를 이용하면 출력 신호의 주파수, 진폭, DC OFFSET, 다양한 종류, 그리고 Duty Ratio 등을 조절할 수 있게 한다.함수발생기의 각 부분의 명칭 및 기능[1] GATE ... /CMOS 출력단자 : TTL/CMOS 신호를 사용할 때, 이 단자를 연결하면 된다.[16] DC OFFSET 조절 손잡이 : 출력 신호의 DC OFFSET을 조절하기 위해 이걸로 ... 이곳에 신호원을 연결하는 단자이다.[13] 출력레벨 조절기 : 조절기를 돌리면, 출력신호의 크기를 조절할 수 있다.[14] 출력단자 : 발생하는 신호를 출력하는 곳이다.[15] TTL

  리포트 | 15페이지 | 3,000원 | 등록일 2023.08.15 | 수정일 2023.09.04

  다운로드 장바구니
• 

  디지털 시계 설계 설계보고서(충북대 및 타 대학교)

  작동원리1) 디지털 시계의 구성에 나타낸 디지털 시계의 전테 블록도를 보면 시간 표시를 위한 7세그먼트 표시기를 비롯하여 BCD-to-7세그먼트 디코더(TTL 7447), 12시간 ... 표시하기 위한 디코더 설계- 방법 1 : 디코더는 12진 카운터의 값을 입력으로 받아 직접 7-세그먼트 표시기를 구동할 수 있는 출력을 만들어내도록 설계하는 경우- 방법 2 : TTL ... (분 단위) NOT gate에서 나오는 10 단위의 분의 QC의 출력을 받아 1단위의 분에서 10진 카운트를 한다. 10단위의 시는 1단위의 시에서 나오는 QD의 출력을 입력으로 받아

  리포트 | 18페이지 | 2,500원 | 등록일 2020.11.19 | 수정일 2020.12.04

  다운로드 장바구니
• 

  D 래치 및 D 플립-플롭, J-K 플립-플롭 예비레포트

  TTL 레벨 펄스 발생기를 주파수 1Hz로 맞추고 클럭 입력에 연결하라. ... 이 회로는 게이티트(gated) D(data 약자) 래치라 불린다. D 와 Enable의 두 개의 입력만을 가지고 있는 래치이며 1비트 저장 및 투과(전달) 능력이 있다. ... D 래치는 Gated SR 래치(또는 Enabled SR 래치)에서 입력 S의 역(Inverse) R을 구현하기 위해 단순히 인버터를 추가한 것과 같다.[5]Enable 입력은 Enable

  리포트 | 11페이지 | 1,000원 | 등록일 2022.10.09 | 수정일 2022.10.14

  다운로드 장바구니
• 

  디지털 실험 8장(디코더를 이용한 조합논리) 결과 보고서

  한다.부논리 회로를 만든 이유:- 통상적으로, 아무것도 없을 때 전압을 걸어두고(실험에서는 5V같은 경우) 상황이 발생하였을 때 0V로 하는 회로가 전기적으로 안정시키기 쉽고, TTL에서는 ... 이 후 7408-Gate를 통하여 나오는 MR, SR은 Nor을 취하기 전에 인버터를 취해주면 된다. ... (Y0,Y1,Y2,Y3)은 (0,1,1,1)이 되고 7408-Gate를 거치면 6개의 Output이 생성되는데, 이는 순서대로 (1,1,0,0,1,1)이 된다.

  리포트 | 9페이지 | 3,000원 | 등록일 2019.12.17

  다운로드 장바구니
• 

  [A+] 디지털공학실험 JK 플립 플롭

  (출처 : https://www.researchgate.net/figure/D-flip-flop-using-NAND-gates_fig2_274700783)SR 플립플롭: SR 플립플롭은 ... (J-K 펄스 트리거 플립 플롭의 클럭킹에 관한 관찰)PRE와 CLR 모두 동시에 1로 설정한다.TTL 레벨 펄스 발생기를 주파수 1Hz로 설정하고 클럭 입력에 연결한다.LED를 클럭 ... 에지-트리거 기능을 가지며, 특정 논리적 결합에서만 트리거 작용을 허용하는 다중 입력과 같은 특수한 기능을 가질 수 있다.555 타이머:555 타이머는 널리 사용되는 타이머로, TTL-호환

  리포트 | 7페이지 | 2,000원 | 등록일 2023.11.08

  다운로드 장바구니
• 

  서강대학교 21년도 디지털논리회로실험 3주차 결과레포트 (A+자료) - Decoder, 7-Segment Display

  하지만 이번 실험의 경우, ISE에서 도식으로 그린 회로를 FPGA에 download하여 모듈에 있는 핀과 연결하였기 때문에 실제로 그러한 비용절감 효과를 체감할 수는 없었다.만약 TTL ... 경제적으로 보았을 때, gate와 wire 또한 비용이 드는 소자이기 때문에 이들이 최소화되면 비용절감을 할 수 있을 것이다. ... 소자를 이용해 직접 gate와 wire를 써 I2가 1이라면 첫번째 디코더가 ON, I2가 0이라면 두번째 디코더가 OFF로 기능하는 3 to 8 decoder를 구현할 수 있었다

  리포트 | 34페이지 | 2,000원 | 등록일 2022.09.18

  다운로드 장바구니
• 

  아주대 논리회로실험 실험10 DAC & ADC converter 예비보고서

  IC Gate 구성도를 확인하면 한 개의 입력(An)을 가진 NOT Gate 6개로 구성되어있고, 입력값에 해당하는 output의 결과를 Yn에 해당하는 핀에 출력한다. ... 실험 소자1) 74HC○○칩- 74HC시리즈의 74는 TTL IC를 의미하고, HC는 High Speed CMOS의 약자로 CMOS 논리만을 사용하는 시스 템의 사용에 최적화되어 2 ... 전압의 경우 고속동작을 위해, 낮 은 전압의 경우 저전력 소모를 위해 사용된다.- 74HC04InputOutput핀 1(A1)핀 2(Y1)LHHL다음 그림은 74HC04칩의 IC Gate

  리포트 | 6페이지 | 1,000원 | 등록일 2021.05.07 | 수정일 2021.07.23

  다운로드 장바구니
• 

  디지털 논리회로 실험 1주차 기본 논리 게이트 예비보고서

  (핀의 7번과 14번 단자는 TTL IC에 +5의 직류전압을 공급하기 위한 단자이다. ... 위의 그림처럼 회로를 구성한다.(3 input AND gate) 스위치 1번에 점퍼선을 연결하여 그 끝을 핀 1번에 연결한다. ... 디지털 논리회로 설계 및 실험예비보고서주제 : 기본 논리 게이트 (AND, OR, NOT Gate)소속: 공과대학 전자전기공학부수업: 수2,3 XXX 교수님 XXX 조교님제출 일자:

  리포트 | 8페이지 | 1,500원 | 등록일 2020.09.19 | 수정일 2020.09.24

  다운로드 장바구니
• 

  디지털 논리회로 실험 1주차 기본 논리 게이트 결과보고서

  (출력값 X) 핀의 7번(GND)과 14번 단자(VCC)는 TTL IC에 +5의 직류전압을 공급하기 위한 단자이다. ... 위의 그림처럼 회로를 구성한다.(3 input AND gate) 스위치 1번에 점퍼선을 연결하여 그 끝을 핀 1번에 연결한다. ... 디지털 논리회로 설계 및 실험결과보고서주제 : 기본 논리 게이트 (AND, OR, NOT Gate)소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교님제출 일자

  리포트 | 11페이지 | 2,000원 | 등록일 2021.04.22

  다운로드 장바구니
• 

  [서울시립대] 전자전기컴퓨터설계실험2 / Lab02(예비) / 2021년도(대면) / A+

  Pre-reportSchematic Design with Logic Gates날짜 :학번 :이름 :1. Introduction가. ... ASIC의 이해- 특정한 전자/정보통신 제품에 사용할 목적으로 설계된 비메모리 반도체 칩으로, 복잡한 큰 디지털 시스템은 앞서 소개한 TTL 등으로 제작할 수 없고 고집적 ASIC으로만 ... Schematic 설계는 ISE가 제공하는 여러가지 종류의 logic gate 심볼을 직접 불러와서 배치하고 연결함으로써 디지털 회로를 디자인하고, Schematic 방식으로 설계한

  리포트 | 9페이지 | 2,000원 | 등록일 2022.07.16

  다운로드 장바구니
• 

  논리 게이트 및 부울 함수의 구현 예비

  회로실험 예비보고서논리 게이트 및 부울 함수의 구현실험 제목논리 게이트 및 부울 함수의 구현실험 목적AND, OR, NOT, NAND, NOR, XOR, XNOR의 논리함수 개념과 Gate의 ... , 74LS00, 74LS02 및 74LS86의 내부기능을 확인하여라.74LS04NOT 게이트는 1-입력(input) 1-출력(output)의 논리소자이므로 14핀의 74LS04 TTL

  리포트 | 8페이지 | 1,000원 | 등록일 2021.04.20

  다운로드 장바구니
• 

  (A+/이론/예상결과/고찰) 아주대 논리회로실험 예비보고서2

  전원 전압의 넓은 범위에서 동작하고, TTL에 적합하며 동일 회로 내에서 공존 가능하다. 팬아웃 용량도 크다. 즉, 채널이 다른 모스(MOS) 집적 회로를 맞추어 구성한 칩이다. ... (현재 상태가 어떠냐에 따라 결과가 다름을 알 수 있다.)- Schmitt-trigger inverters실험에선 슈미트 트리거에 인버터 즉, NOT gate를 연결하여 결과가 반대로

  리포트 | 8페이지 | 1,000원 | 등록일 2021.10.24

  다운로드 장바구니