"FPGA 0개" 검색결과 41-60 / 332건

• 

  서울시립대 전자전기설계2(전전설2) 2주차 결과보고서

  8개이며 Sum 출력포트가 4개, Cout포트가 1개인 4비트 리플캐리 전가산기의 회로도이다. ... LED를 알맞게 연결하기 위해 p63, p67, p190, p191이라는 핀 번호들을 위 사진처럼 코드를 작성하여 각각의 입출력 포트에 알맞게 대응시켰다.이후 작성한 회로도와 코드를 FPGA에 ... 전가산기를 만드는 것이다.그리고 기존 반가산기보다 입력 포트(Cin)가 하나 더 늘어났기에 위 사진처럼 3번 버튼을 65번 핀번호에 대응하는 코드를 하나 더 작성했다.작성한 회로를 FPGA에

  리포트 | 9페이지 | 1,500원 | 등록일 2019.10.13

  다운로드 장바구니
• 

  플래시 메모리, 프로그래머블 논리장치(PLD) ,SRAM ,DRAM , MROM , EPROM , PROM , FRAM , PRAM , MRAM , 메모리 조사 대체과제 만점 , 논문까지 참고 및 없는 내용 없음 사기적

  cell이 1비트를 저장한다고 가정 했을 경우, 1아니면 0의 정보는 전자가 floating gate에 갇혀사이즈로 구현 가능할 수 있다.다만 두개의 배열을 통해서 신호가 전달되므로 ... 실행 시킴으로서 CPU보다 훨씬 빠른 계산 속도를 낼 수 있으며 FPGA 내부에 직접 커스터마이징한 CPU를 배치해서 프로그램을 실행하는 것도 가능하다.주요 성능의 지표로는 동작 ... 또한 일반적인 프로세서는 메모리에 있는 프로그램을 불러와서 CPU에서 해독하여 작업을 실행하지만 FPGA는 아예 프로세서 내부 회로를 프로그램에 맞게 직접 설계해 놓고 곧바로 병렬적으로

  리포트 | 19페이지 | 3,300원 | 등록일 2021.08.30

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 - 실험 5. Arithmetic comparator, Adder and ALU 결과 보고서

  이때, 2개의 AND gate와 1개 의 OR gate를 NAND gate로 대체하였다. 시뮬레이션 결과는 [그림 5]와 같다. ... [그림 7][그림 8]실제 회로를 구현하는 것이 매우 복잡하므로 Xilinx schematic으로 회로를 그린 후 FPGA로 구현 하였다. ... full-adder 3개를 이용하여 [그림 7]과 같이 회로를 설계하였다.

  리포트 | 8페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

  다운로드 장바구니
• 

  (완전 세세한 정리, 끝판왕) 시립대 전전설2 예비레포트 3주차 Lab03 Introduction to Verilog HDL

  두개의 차이점은 Verilog는 전자 시스템을 모델링하는 데 사용되는 HDL이며 VHDL은 현장 설계 가능 게이트 어레이 및 집적 회로와 같은 디지털 및 혼합 신호 시스템을 설명하기 ... 와 b[3:0]의 XOR 출력 y[3:0]를 다음의 각 방법으로 구현하시오. ... 시뮬레이션 결과 확인.8) 시뮬레이션이 성공적으로 끝났으면 FPGA칩 프로그램을 계속 진행하기 위하여 다시 implementation 탭 클릭.

  리포트 | 17페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

  다운로드 장바구니
• 

  서울시립대 전전설2 Lab-01 예비리포트 (2020 최신)

  반면 ASIC의 또다른 방식인 FPGA는 수정이 여러 번 가능하다. ... 세 스위치 중 두개를 열 경우 반대로 SUM에 LOGIC 0, Cout은 1이 출력되고 초록 LED만 불이 들어온다. ... 따라서 개발 초기 단계에는 FPGA를 쓰고 대량생산이 필요한 단계에서는 Full custom IC를 주로 쓴다.이번 실험에서 사용하는 TTL gate는 논리 게이트를 내장한 표준 IC로

  리포트 | 9페이지 | 1,500원 | 등록일 2021.09.10

  다운로드 장바구니
• 

  서울시립대 전전설2 Lab-01 결과리포트 (2020 최신)

  반면 ASIC의 또다른 방식인 FPGA는 수정이 여러 번 가능하다. ... 따라서 개발 초기 단계에는 FPGA를 쓰고 대량생산이 필요한 단계에서는 Full custom IC를 주로 쓴다.이번 실험에서 사용하는 TTL gate는 논리 게이트를 내장한 표준 IC로 ... 330Ω 2개, LED Red와 green 1개씩스위치 2-pole DIP 2개, 전선, Nipper- 실험 순서1. combo 박스 전원을 연결하고 박스 자체의 스위치를 on/off

  리포트 | 15페이지 | 1,500원 | 등록일 2021.09.10

  다운로드 장바구니
• 

  6주차 결과보고서- 디지털 시스템 설계 및 실험 결과보고서

  여기서 shift register는 1개의 입력을 받아 most left register에 입력하고 하나씩 오른쪽으로 shift 시키는 레지스터이고 4bits register는 입력을 ... Four-Bit Registermodule fourbitregister(clk,in,out);input [3:0]in;input clk;output [3:0]out;wire [3:0 ... ]Nout;Dflipflop df1(clk,in[0],out[0],Nout[0]);Dflipflop df2(clk,in[1],out[1],Nout[1]);Dflipflop df3(clk

  리포트 | 4페이지 | 1,000원 | 등록일 2020.07.29

  다운로드 장바구니
• 

  인하대 fpga 5주차 moore, mealy 보고서

  각 6개의 기억해야할 숫자 배열마다 상태를 s0~s5으로 할당하고 상승edge에 ena=1일 때 다음 상태로 넘어가도록 코딩하였다. ... fpga 5주차 보고서예제1. Moore Machine1.code2.RTL MAP3.test bench4.동작 확인예제2. ... 따라서 출력을 선언하는 부분이 always문 밖에 존재하게되는데 이러한 이유로 assign문을 사용해야만 한다. assign에서 out을 설정할 때 현재상태 3개와 출력상태 3개가

  리포트 | 16페이지 | 3,000원 | 등록일 2020.07.07

  다운로드 장바구니
• 

  [광전자공학] 양자컴퓨터(Quantum computing)의 기술동향과 개선방향

  두 개 이상의 양자 상태를 가질 수 있으며 그 결과로서 또 다른 유효한 양자 상태가 됨 . 0 과 1 이 동시에 존재하는 큐비트를 이용하면 연산 속도가 굉장히 빨라질 수 있다 . 2 ... 극한의 저온환경 및 큐비트 제어제안된 아이디어 구현 및 사업화 방안 제시 사업화 방안 제시 레이더 테스트 에뮬레러리에서 조립된 구성 가능한 FPGA 샌드박스 를 이용한다 . ... 제안된 아이디어 구현 학습 곡선을 줄이고 팀이 확장할 수 있도록 하는 양자별 솔루션에 하드웨어 및 FPGA 펌웨어를 통합하는 Labber 소프트웨어를 제공 하는 Keysight 를

  리포트 | 15페이지 | 2,500원 | 등록일 2023.11.10

  다운로드 장바구니
• 

  2023상반기 현대자동차 R&D 합격 자소서

  발생하는 에러들을 word파일로 정리하여 동일 에러 발생 시 빠르게 해결 했습니다.2) 디지털 회로실험 A0 : 한 학기동안 FPGA구조를 설계했습니다. ... 상을 수상하였습니다.이 같은 경험을 통해 얻은 역량을 발휘해 안정적이고 우수한 차량 제어 시스템을 만들기 위해 도전할 것입니다.본인의 역량을 나타낼 수 있는 주요 전공과목(최대 5개) ... 매일 4시간 인터넷 강의와 서적을 통해 학습하고, 50개 이상의 예시 코드를 작성해 알고리즘을 익혔습니다.1차적으로 제작한 앱이 아두이노에서 전송하는 값을 받지 못하는 문제가 발생하였습니다

  자기소개서 | 3페이지 | 3,000원 | 등록일 2023.07.12

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2) (10) Final Project

  전체 소스코드에 이것을 구현하기 위한 다음의 할당문 2개가 존재한다.assign BTN_SW_SYNC_ ... 실험 목적본 보고서에서는 베릴로그 HDL과 FPGA를 사용하여 디지털 시계를 설계한다. ... ~ 11 또는 0 ~ 23으로 표현.□ 시간의 RESET, STOP 기능 구현.3)스톱워치 기능□ 0.01초까지 표기.□ 시간 기록 기능 구현.□ 스톱워치의 RESET, STOP 기능

  리포트 | 110페이지 | 10,000원 | 등록일 2019.10.13 | 수정일 2021.04.29

  다운로드 장바구니
• 

  Verilog HDL을 이용한 로직게이트설계 및 FPGA를 통한 검증 예비레포트 7segment(fnd)

  -실험 제목 [Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증(ALU, BCD-to-7segmemt)]-관련 이론1. ... 몇몇 숫자(0, 6, 7, 9)는 둘 이상의 다른 방법으로 표시가 가능하다.7세그먼트 표시 장치의 각 획은 맨 위쪽 가로 획부터 시계 방향으로, 그리고 마지막 가운데 가로 획까지 각각 ... A부터 G까지 7개, DP 1개, 총 8개의 LED가 내장되어 있다.

  리포트 | 5페이지 | 1,000원 | 등록일 2021.06.20

  다운로드 장바구니
• 

  Vivado를 이용한 BCD to 7segment decoder의 구현 예비레포트

  .- Verilog로 구현한 Adder를 FPGA보드의 7segment를 통하여 구현하는 방법을 익힌다.3 관련 이론1. ... 몇몇 숫자(0, 6, 7, 9)는 둘 이상의 다른 방법으로 표시가 가능하다.7세그먼트 표시 장치의 각 획은 맨 위쪽 가로 획부터 시계 방향으로, 그리고 마지막 가운데 가로 획까지 각각 ... A부터 G까지 7개, DP 1개, 총 8개의 LED가 내장되어 있다.

  리포트 | 4페이지 | 1,000원 | 등록일 2022.08.26 | 수정일 2022.08.29

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2) (6) Flip-Flop and Register, SIPO

  [사진 5]데이터 전송[사진 5]에서 레지스터 A는 A3, A2, A1, A0의 4개의 플립플롭으로 구성되어 있고 마찬가지로 레지스터 B 역시 B3, B2, B1, B0의 4개의 플립플롭으로 ... N비트의 SIPO 레지스터는 N개의 클럭이 발생하는 데이터에 의해서 병렬 데이터가 결정된다. ... 선택한다.File ⇒ Initialize ChainFPGA에 프로그래밍할 파일을 선택한다..bit 파일을 선택한다.PROM에 프로그래밍할 파일을 선택한다.PROM File을 생성하지 않았고 FPGA에만

  리포트 | 44페이지 | 2,000원 | 등록일 2019.10.12 | 수정일 2021.04.29

  다운로드 장바구니
• 

  현대자동차 2021년 전자제어시스템 개발 합격 자기소개서

  또한, Quartus와 Modelsim 사용법을 익히고, 하드웨어 기술 언어인 Verilog를 이용하여 디지털 시스템 및 Testcase를 만들고 이를 FPGA Board에 구현하는 ... [한 개의 동영상에서 시작된 꿈]학부 시절, EV넥쏘가 서울에서 평창까지 약 190km에 달하는 거리를 자율주행하는 영상을 접한 적이 있습니다. ... 주십시오.1.프로그래밍및실습(B0)C언어에 관련된 수업이었으나 당시 직업에 대한 뚜렷한 목표가 없어 학업에 소홀히 하였고, 그 결과 해당 수업은 성적이 좋지 않았습니다.

  자기소개서 | 2페이지 | 3,000원 | 등록일 2022.10.17

  다운로드 장바구니
• 

  대한항공(KOREANAIR) 전기기술직 합격자소서 입니다

  논리회로 수업에서 Xilinx언어를 사용하여 말레이시아 유학생 3명과 FPGA키트에 출력 프로젝트를 맡았습니다. ... 독보적으로 대한항공은 한국에서 역사도 가장 깊고, 항공기 보유 수도 153대로 규모도 가장 크고, 경쟁사와 달리 2015년 6월 기준으로 운항노선 해외 45개국 128개 도시를 운항하는 ... 제가 맡은 부문은 DTMF 칩을 달아 휴대폰 버튼을 눌렀을 때 나오는 주파수를 디지털 신호로 변환하는 Atmega 16에 따른 0~7까지의 입출력 제어를 설계하는 것이었습니다.

  자기소개서 | 2페이지 | 3,000원 | 등록일 2023.11.09

  다운로드 장바구니
• 

  대한항공(KOREANAIR) 전기직 합격자소서

  선택했습니다.독보적으로 대한항공은 한국에서 역사도 가장 깊고, 항공기 보유 수도 153대로 규모도 가장 크고, 경쟁사와 달리 2015년 6월 기준으로 운항노선 해외 45개국 128개 ... 및 보고서 작성, 회로설계 및 코딩제어로 나눴습니다.제가 맡은 부문은 DTMF 칩을 달아 휴대폰 버튼을 눌렀을 때 나오는 주파수를 디지털 신호로 변환하는 Atmega 16에 따른 0~ ... 프로젝트에서 협업을 배우다.]국제적 감각이란 타문화 이해를 통해 서로의 생각을 좁혀나가는 걸 의미한다고 생각합니다.논리회로 수업에서 Xilinx언어를 사용하여 말레이시아 유학생 3명과 FPGA키트에

  자기소개서 | 2페이지 | 3,000원 | 등록일 2023.11.09

  다운로드 장바구니
• 

  인하대 VLSI 설계 Microprocessor 프로젝트 결과보고서

  구성된 3개의 입력을 조합하여 Word0~Word7로 구성된 8개의 출력을 내보내는 것을 알 수 있다. ... ADDR 입력에 따라 8개의 Word line 출력 중 오른쪽 입출력표와 일치하는 Word Line 1개만 1이고 나머지는 0으로 출력이 잘 나오는 것을 알 수 있다.Ex) 입력: ... 이면 출력: 8’b0100_0000, 입력: 이면 출력: 8’b0000_0100위 Magic 시뮬레이션 결과는 FPGA이용한 Decoder 시뮬레이션 결과와 일치하는 것을 확인하였다

  리포트 | 52페이지 | 3,000원 | 등록일 2023.03.15 | 수정일 2023.05.10

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 - 실험 3. Decoders and Encoders 예비 보고서

  [그림 1]E_{ n}=0인 경우 모든 출력은 0이며E_{ n}=1인 경우 n개의 입력 조합에 따라 출력이 결정 된다. ... 목적1) 일반적인 binary decoder의 동작 원리를 이해한다.2) 7-segment의 동작 원리를 이해한다.3) Priority encoder의 동작 원리를 이해한다.4) FPGA와 ... 주어진 정보를 더 압축된 형태로 변환한다.①2^{ n}-to-n binary encoderGraphical symbol은 [그림 5]와 같다.2^{ n}개의 입력을 n-bit 코드로

  리포트 | 11페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

  다운로드 장바구니
• 

  [서울시립대] 전자전기컴퓨터설계실험2 / Lab05(결과) / 2021년도(대면) / A+

  최종적으로 FPGA Device Configuration까지 수행해서 동작을 확인하였을 때의 결과는 역시나 이론적 진리표의 값과 동일했다.6. ... 입력선과 8개의 출력선을 갖는 디코더(5) MUX(Multiplexer)- N개의 입력 데이터 중 하나를 선택하고, 선택된 자료를 하나의 출력 채널에 전송하는 장치- 출력할 데이터의 ... N비트의 출력신호를 만듬.(3) Decoder- N비트의 바이너리 값을 2^N가지의 신호 중의 하나로 출력하는 로직- Encoder의 반대 로직임.(4) 3X8 Decoder- 3개의

  리포트 | 19페이지 | 2,000원 | 등록일 2022.07.16

  다운로드 장바구니