"7476" 검색결과 61-80 / 351건

• 

  아주대학교 논리회로실험 / 8번 실험 Counter 결과보고서

  실험 과정 및 결과 분석1번 실험1번 실험 회로 결선도1번 실험 스케메틱1. 7476, 7408 소자로 위와 같이 회로를 구성한다.2. 76 소자의 1번 핀에 펄스를 입력한다.3.

  리포트 | 8페이지 | 1,000원 | 등록일 2021.07.20

  다운로드 장바구니
• 

  기초전자회로실험 - 비동기,동기 카운터 예비레포트

  LED4. 1.0K옴, 330옴 저항5. 7476 dual J-K 플립-플롭[3]6. 7408 quad AND 게이트 혹은 실험자가 결정한 SSI IC[4]7. 74LS139A dual

  리포트 | 11페이지 | 2,000원 | 등록일 2021.02.27

  다운로드 장바구니
• 

  기초전자회로실험 - D래치및 D플립플롭 예비레포트

  들어있다. [2]5.7400 quad NAND 게이트 :2입력의 NAND게이트가 4개 들어있다. [2]6.7404 hex 인버터 :[2]7.7474 dual D 플립-플롭 :[3]8.7476

  리포트 | 14페이지 | 2,000원 | 등록일 2021.02.27

  다운로드 장바구니
• 

  [A+레포트]고용보험

  07적용범위30인이상10인이상1인이상1인이상1인이상1인이상1인이상1인이상1인이상1인이상1인이상적용사업장3*************268461,0031,1481,1761,288적용근로자4,2044,2725,2686,7476,9097,1717,2037,5778,0648,5379,063

  리포트 | 32페이지 | 1,500원 | 등록일 2022.03.11

  다운로드 장바구니
• 

  [디지털 논리회로 실험] 12장. 동기식 RS 플립플롭 결과레포트

  111101실험 12.3 7476 IC를 이용한 상승모서리 JK 플립플롭 구성(1) IC 7476(Dual JK Flip-Flop)를 이용한 상승모러리 JK 플립플롭 회로의 회로도이다 ... IC를 이용한 하강모서리 플립플롭의 동작(1) IC 7476(Dual JK Flip-Flop)을 실험하기 위한 회로도 이다. ... RS, JK 플립플롭5조이름학번실험일15.05.12제출일15.05.26실험에 사용된 기기 및 부품 : SN74LS74AN, 직류전원공급장치, 디지털 실험장치, 전압계실험 12.2 7476

  리포트 | 2페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2022.10.13

  다운로드 장바구니
• 

  비동기식 모듈러스 카운터 실험레포트

  K는 1로 고정하고 J입력은 CLK(4)에서 “0”, CLK(8)에서 “1”이 되어야 하므로 이를 구분할 수 있는 신호는 C의 출력이 된다.⑥7476으로 구성한 회로도⑦타이밍도4.실험사진 ... C)의 논리로 J의 입력에 연결하면 된다.⑦7476을 이용한 회로도 구성⑧진리표입 력출 력PRCLRCLKDCBA00하강000001하강111110하강000011하강000111하강001011하강001111하강010011하강010111하강011011하강011111하강100011하강100111하강0000⑨타이밍도

  리포트 | 8페이지 | 1,000원 | 등록일 2019.06.09

  다운로드 장바구니
• 

  비동기식 카운터

  {A}가 다음 JK 7476 CK에 입력으로 들어갔습니다. ... 그리고 두 번째 JK 7476에서 출력 B가 나왔는데, 이 출력 B가 다음 7476 CK로 들어간 것을 보면 입력된 출력 값의 하강엣지에서 T현상이 나타남을 알 수 있습니다. ... 그리고 두 번째 JK 7476에서 출력 B가 나왔는데, 이 출력 B의 반대인 출력 BARB가 다음 7476 CK로 들어간 것을 보면 반대의 출력이 다음 CK로 들어갔으므로 하강엣지의

  리포트 | 9페이지 | 1,500원 | 등록일 2016.11.10

  다운로드 장바구니
• 

  시프트 레지스터와 시프트 카운타

  확인하시오.타이밍도계수표입력출력CLKABCDEFGH0하강000000001하강100000002하강010000003하강001000004하강000100005하강000010006하강000001007하강000000108하강00000001회로 구성도[응용실험-2] JK 플립플롭(7476

  리포트 | 5페이지 | 1,000원 | 등록일 2019.06.21

  다운로드 장바구니
• 

  [mahobife]디지털회로실험 비동기식 2진카운터, 동기식 카운터 결과보고서입니다(JK, D, T 플립플롭)

  비동기식 3비트 2진 업/다운 카운터회로도down 계수표up 계수표타이밍도2. 7476을 이용한 동기식 8진 카운터계수표전이표가.

  리포트 | 6페이지 | 1,000원 | 등록일 2017.10.09 | 수정일 2017.10.11

  다운로드 장바구니
• 

  동기식 카운터 레포트

  실험[기초실험-1] 동기식 8진 카운터를 설계하고 7476을 이용한 실험을 통하여 그 결과를 확인하시오.특성방정식을 이용전이표A단, B단 카르노맵과 특성방정식C단의 카르노맵과 특성방정식회로구성타이밍도②

  리포트 | 5페이지 | 1,000원 | 등록일 2019.06.21

  다운로드 장바구니
• 

  플립플롭 예비

  주요 기능은 적용된 입력 신호를 반전시키는 것입니다.4) 7474 dual D플립플롭:데이터 입력 D 및 클럭 CLK를 두 입력을 갖는 플립플롭5) 7476 dual J-K 플립플롭

  리포트 | 8페이지 | 1,000원 | 등록일 2019.03.26

  다운로드 장바구니
• 

  [디지털 논리회로 실험] 15장. 비동기식 카운터 결과레포트

  Power Supply)디지털 실험 장치(Logic Lab), HD74LS08P, SN74LS76AN, HD74LS76AP실험15.2 3Bit 비동기식 다운(DOWN) 카운터(1) IC 7476 ... CLK를 인가하면 Q0는 CLK의 하강모서리가 발생할 때마다 반전하며 Q1은 Q0의 상승모서리마다 출력이 반전함을 알 수 있다.실험15.3 비동기식 10진 업 카운터(1) IC 7476

  리포트 | 3페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2022.10.13

  다운로드 장바구니
• 

  디지털공학실험 (JK플립플롭 및 비동기식카운터)

  카운터 출력이 9에 도달한 순간을 포착하여 모든 플립플롭을 0으로 clear 한다.(4) IC 7400, 7402, 7411, 7476의 내부 회로도- IC 7400 = 최대 4개의 ... (이때 Vcc, GND의 연결위치를 주의한다.)④ IC 내부회로도는 조금씩 다르기 때문에 입출력 위치에 주의하여 와이어를 연결한다. (7411, 7476 입출력 위치 헷갈리지 않게 ... NAND 게이트로 구성- IC 7402 = 최대 4개의 NOR 게이트로 구성- IC 7411 = 최대 3개의 3입력 AND 게이트로 구성- IC 7476 = JK플립플롭 2개가 들어가

  리포트 | 11페이지 | 1,000원 | 등록일 2019.01.23

  다운로드 장바구니
• 

  동기식 카운터

  되고 17(0001)부터 다시 1씩 증가한 것을 볼 수 있습니다.Graph 13-2은 클록펄스(C_{ P}) 100[kHz]에 대한 출력파형을 확인하는 그래프입니다.JK f/f 7476IC은 ... 되고 17(1110)부터 다시 1씩 감소한 것을 볼 수 있습니다.Graph 13-4은 클록펄스(C_{ P}) 100[kHz]에 대한 출력파형을 확인하는 그래프입니다.JK f/f 7476IC은

  리포트 | 8페이지 | 1,500원 | 등록일 2016.11.08 | 수정일 2016.11.10

  다운로드 장바구니
• 

  [기초전자회로실험1] "D latch and D flip-flop, J-K flip-flop" 예비보고서

  실험장비 및 부품7474 dual D Flip-Flop 7476 dual J-K Flip-Flop4. 관련이론래치와 플립 플롭은 정보를 저장하는 기본 요소이다. ... synchronous and asynchronous input② Observe frequency division in toggle mode회로부품7486 quad XOR Gate7476

  리포트 | 8페이지 | 1,500원 | 등록일 2019.03.20 | 수정일 2019.03.29

  다운로드 장바구니
• 

  아주대학교 논리회로실험 실험7 예비보고서

  이론1) 7476 IC 칩위와 같은 구조를 가지며 J-K F/F 의 역할을 수행한다. ... 실험목적실험에 사용하는 7476, 7496 IC의 특성을 파악하고 시프트 레지스터의 동작 원리와 특성을 이해한다.2.

  리포트 | 6페이지 | 1,500원 | 등록일 2019.02.20

  다운로드 장바구니
• 

  농도에 따른 점도 데이터

  30260.606120151398.919.410%2420.0000 24200.000020148999.719.49%1502.6667 16696.29638%20599.399.819.48%598.1000 7476.250020590.498.319.420604.699.119.4미지rpmCP신뢰도온도11%

  리포트 | 3페이지 | 1,000원 | 등록일 2019.02.11

  다운로드 장바구니
• 

  [A+] 연세대학교 원주캠퍼스 의공학부 기초실험(2) 9주차 REPORT

  실험에 사용한 JK Flip-Flop는 7476이고, D Flip-Flop은 7474이다.실험1에 사용된 D FF와 T FF는 7476소자를 응용하여 실험을 진행했다. ... 따라서 실험결과도 입력이 1이고, falling edge 에서만 상태 변화가 일어났고, 나머지 모든 구간에서는 상태가 변하지 않았다.실험2는 Counter을 알아보는 실험이었다. 7476을 ... 이용한 비동기식 4bit-Counter과, 7474를 이용한 Ring Counter을 구현해보았다. 7476은 falling edge에 출력을 관찰하고, 7474는 rising edge에서

  리포트 | 7페이지 | 5,000원 | 등록일 2018.01.09 | 수정일 2021.10.31

  다운로드 장바구니
• 

  JK Flip Flop 과 클락 생성

  SN7476/7478의 JK Flip Flop 기능 수행 여부를 확인한다.- JK Flip Flop SN7476/7478 내부 회로도와 설계문제 2)의 NAND 또는 NOR 게이트 ... Flop 동작을 확인한다.- SN7476/7478 PRESET 단자의 입력 변화를 하면서 JK Flip Flop 동작을 확인한다.- 실험전 예비보고서 준비할 때 SN7476/7478의 ... 또한 Bread Board에 SN7476/7478의 JK Flip Flop 동작 확인할 수 있는 회로를 구성한다.

  리포트 | 8페이지 | 1,000원 | 등록일 2016.04.12

  다운로드 장바구니
• 

  JK flip-flops

  결국, J와 K는 latch를 set하고 clear하기 위해 존재하며 RS latch에서 S,R처럼 동작함2. single chip JK FF① IC 7476에는 2개의 JK FF이

  리포트 | 3페이지 | 1,000원 | 등록일 2019.06.25

  다운로드 장바구니