"7476" 검색결과 81-100 / 351건

• 

  [예비레포트] Mod-n 카운터

  , 함수발생기, 오실로스코프Bread Board, 장비 probe저항, LEDIC : 7400, 7402, 7404, 7408, 74107474 dual D flip-flop , 7476.7478

  리포트 | 8페이지 | 1,000원 | 등록일 2019.06.02

  다운로드 장바구니
• 

  디지털공학 카운터설계

  IC ( 7476 2개 , 7408 1개 )◎ 관련 이론순차회로는 조합논리 부분의 입력들 뿐만 아니라 메모리 부분에 저장된 정보가 회로의 적절한 동작을 위해서 필요하다.

  리포트 | 7페이지 | 1,000원 | 등록일 2012.04.07

  다운로드 장바구니
• 

  디지털 IC; 플립플롭 결과

  ↑1에지트리거 JK 플립-플롭실험4(에지트리거 JK 플립-플롭)JKCLKQ00↑010↑101↑011↑toggleQ 출력의 주파수 f=60Hz결론 및 토의NOR 게이트와 7474칩 7476칩을

  리포트 | 4페이지 | 1,000원 | 등록일 2017.10.11 | 수정일 2017.10.27

  다운로드 장바구니
• 

  [Ayeun]컴퓨터구조 CPU 설계 보고서

  사용Counter & Register : 74163Buffer : 74244, 74245Register: 745743 to 8 Decoder: 74138J- K FLIP- FLOP : 7476D ... FLIP- FLOP : 7474 or 7476 ALU :Active high/low 신호 구분# Memory Unit(SRAM) #메모리 읽기 : XX ← M[ARXX = registerRead

  리포트 | 22페이지 | 3,000원 | 등록일 2018.12.21

  다운로드 장바구니
• 

  동기카운터 예비

  quad NAND 게이트:모든 입력이 참일 때에만 거짓인 출력을 내보내는 논리 회로이다.3) 7474 dual D플립플롭:데이터 입력 D 및 클럭 CLK를 두 입력을 갖는 플립플롭4) 7476

  리포트 | 6페이지 | 1,000원 | 등록일 2019.03.26

  다운로드 장바구니
• 

  아주대 논리회로실험 실험결과5 래치와 플립플롭(Latch & Flip-Flop)

  이러한 이론상 결과값을 예측하면서 실험을 진행 하였는데 74HC00과 74HC10으로 구성한 것과 7476을 이용한 것의 차이는 7476의 클럭입력단자에 버블이 붙어있어 클럭을 뽑을때가 ... 그리고 한가지 주의했던 점은 7476을 이용하여 구성할 때 클락입력단자에 반전버블이 붙어있어서 클락을 뺄때가 아닌 뺐다가 다시꼽을때 변화가 일어남을 확인 할 수 있었다. ... 예비과제 (2)에서 구한 J-K F/F을 구성한 뒤 출력을 측정하고 결과를 검토하라.또 이결과를 7476 칩에 대한 측정 결과와 비교하라.74HC00과 74HC10을 이용하여구성한

  리포트 | 5페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

  다운로드 장바구니
• 

  래치와 플립플롭

  실 험 기 기(1) 오실로스코프(2) 7400(2개), 7404(1개), 7476(2개), 7410(1개), 7474(1개)Ⅲ. ... 또 이결과를 7476 칩에 대한측정 결과와 비교하라라.입력출력JKCQQ‘011193mV04.5V1001193mV04.5V11014.47V1187mV01(X)0(X)04.45V1186mV0001190mV04.48V10

  리포트 | 6페이지 | 1,000원 | 등록일 2010.12.20

  다운로드 장바구니
• 

  [디지털 논리회로 실험] 13장. 동기식 D, T 플립플롭 결과레포트

  두 번째 상승모서리에서는 D=0이므로 출 력 Q=0이된다.실험 13.3 T 플립플롭 응용(1) IC 7476(Dual JK Flip-Flop)를 이용한 T 플립플롭의 회로도이다. ... 그리고 T＝1일 때 즉, 클록펄스가 들어오면 출력 Q는 반전한다.실험 13.4 T 플립플롭 응용(2분주 회로)(1) IC 7476(Dual JK Flip-Flop)를 이용하여 구성한

  리포트 | 3페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2022.10.13

  다운로드 장바구니
• 

  실험보고서-십진계수기

  실험결과 : 1) JK FF으로 꾸민 십진 계수기1.1 그림 과 같이 7400 NAND gate와 7476 JK FF을 사용하여회로를 꾸민다.1.2 SW2을 0에서 1로 하여 FF을 ... 계수기의 이용7490과 7400 NAND gate와 7476 JK FF을 사용하여 3진계수기를 꾸밀 수 있다.7400 NAND를 이용한 계수기에서 NAND의 입력을 L1, L2를사용하면

  리포트 | 4페이지 | 1,000원 | 등록일 2014.11.25

  다운로드 장바구니
• 

  디지털실험 - 실험 15. UpDown 카운터 예비

  시뮬레이션 및 고찰회로 구성 및 입·출력 값.고찰이번 시뮬레이션은 SN7476(JK플립플롭)을 이용하여 회로를 구성하여 Up 카운터 회로를 구성하는 시뮬레이션이다. ... 카운터는 16상태에서 0000, 0001, ...... , 1111로 하나씩 증가한 후, 다시 0000으로 돌아오는 구조를 Up 카운터라고 한다.따라서, 이번 시뮬레이션은 4개의 SN7476

  리포트 | 13페이지 | 1,500원 | 등록일 2017.04.02

  다운로드 장바구니
• 

  시프트레지스터

  실험결과 (표, graph, 사진, 시뮬레이션 결과)(1)번 회로도와 시뮬레이션 결과C_{ P}의 인가 수SW7476C7476B7476AFEDCBA012345*************

  리포트 | 11페이지 | 1,500원 | 등록일 2016.11.08 | 수정일 2016.11.10

  다운로드 장바구니
• 

  [디지털 논리회로 실험] 12장. 동기식 RS 플립플롭 예비레포트

  .- 7476(하강모서리 Dual JK 플립플롭) IC -JK 플립플롭으로 많이 사용되는 IC는 7476이다.이 IC는 하강 모서리 JK 플립플롭이 2개 내장된다.각 플립플롭에는 비동기

  리포트 | 3페이지 | 1,000원 | 등록일 2016.01.14 | 수정일 2022.10.13

  다운로드 장바구니
• 

  논리회로, 디지털공학, 회로 설계

  IC 회로⑧ 7476 IC 회로 결과⑧ 7476 IC 진리표JKCPQ0011011110111110⑽ 설계 ⑨：비동기식 카운터① 7476 IC 회로① 7476 IC 결과① 7476 ... 7476, 7400 IC 회로 ③ 7476, 7400 IC 회로③ 7476, 7400 IC 진리표CPBA001101210310④ 7476, 7400 IC 회로④ 7476, 7400 ... IC 회로 ② 7476 IC 회로 결과② 7476 IC 진리표CPDCBACPDCBA111009100021100101000310111101114101112011151010130110610101401107100115010181001160101③

  리포트 | 61페이지 | 2,500원 | 등록일 2013.10.16

  다운로드 장바구니
• 

  아주대 논리회로실험 실험결과6 시프트레지스터와 카운터 (Shift Register & Counter)

  실험1에서는 7476소자(J-K F/F)을 3개(J-K는 6개)를 이용하여 회로를 구성하였지만 이번 실험에서는 7476 소자 하나만을 이용하여 회로를 구성하여서 아주 간단한 회로가 ... 카운터(1) 7476 J-K F/F을 이용하여 예비과제에서 구한 4단 2진 count-up 리플 카운터를 구성하고 각 단의 출력 Q에서의 파형을 측정하라.7476 J-K F/F을 이용하여 ... 이 실험의 회로역시 7476 소자 하나만을 이용하여 회로를 구성하여서 아주 간단한 회로가 되었다.

  리포트 | 10페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

  다운로드 장바구니
• 

  실험3. 레지스터 및 시프트 레지스터

  실험기기/ 부품테스터, 직류저눤장치, 함수발생기, 오실로스코프만능기판, 전선, 스트리퍼7404, 7474, 7476저항, 트랜지스터, LED, 스위치4.예비문항1) 그림2를 참조하여

  리포트 | 12페이지 | 3,500원 | 등록일 2018.07.31

  다운로드 장바구니
• 

  아주대 논리회로실험 실험예비6 시프트레지스터와 카운터 (Shift Register & Counter)

  카운터를 설계하라.< 7476 J-K F/F을 이용하여 구성한 4단 2진 Count-Up 리플 카운터 >(7) J-K F/F을 이용하여 4단 2진 Down 카운터를 설계하라.< 7476 ... J-K F/F을 이용하여 구성한 비동기식 4단 2진 DOWN 카운터>< 7476 J-K F/F을 이용하여 구성한 동기식 4단 2진 DOWN 카운터> ... 그러므로 동기식 카운터와는 다르게 업 카운터로 동작시키다가 다운 카운터로 동작시켜 값을 빼주는 것은 불가능하다.(6) 7476 J-K F/F을 이용하여 4단 2진 Count-Up 리플

  리포트 | 11페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

  다운로드 장바구니
• 

  [Ayeun]컴퓨터구조 계산기 설계 보고서

  인가되어 결국 A+(B의 2보수) 연산이 수행되는데 이는 뺄셈이 수행된다.설계에 사용할 TTL Logic74194 4-bit shift register74157 2-to-1 MUX7476

  리포트 | 8페이지 | 3,000원 | 등록일 2018.12.21

  다운로드 장바구니
• 

  4-Phase clock 발생기 예비보고서

  QA와 QB를 비교하여 클럭에 대한 각 출력파를 그려라.시뮬회로도시뮬결과※시뮬해석실험 1번의 경우 7476소자 2개를 이용해서 139를 이용해 클럭펄스를 관찰하는 실험이다. ... 따라서 양의 펄스는 비중첩 된다고 말한다.4상 클럭(4-phase clock)이 실험에서 4상 클럭은 3종류의 IC를 연결하여 구성한다. 7404 inverter, 7476 JK flip-flop

  리포트 | 3페이지 | 1,000원 | 등록일 2014.06.03

  다운로드 장바구니
• 

  플립플롭의 기능 발표

  상태에서 CLK = 1을 두고 D의 입력변화에 따른 출력 변화를 관찰하라.3) 1)에서 PRESET = 0을 두고 1)의 진리표를 완성하라.101111100110QCLKD(7) SN7476을

  리포트 | 23페이지 | 1,000원 | 등록일 2016.04.26

  다운로드 장바구니
• 

  실험8. Counter 예비

  그 값이 0이므로 두 번째 7476의 출력 B도 0이 된다.CLK가 1에서 0이 될 때 첫 번째 7476이 동작해서 J=K=1로 Toggle이 되므로 A는1이 된다. ... 이로 인해서 두 번째 7476의 출력도 Toggle이 되 B는 1이 된다. ... 처음 CLK가 인가되기 전에 출력 A는 0이고 A가 두 번째7476의 CLK로 들어간다.

  리포트 | 5페이지 | 1,000원 | 등록일 2012.12.05

  다운로드 장바구니