"Digital Clock" 검색결과 61-80 / 683건

• 

  교류및전자회로실험 실험3_순차 논리 회로 기초 결과보고서

  회로를 구성한다.(2) 아두이노 보드의 디지털 입력중 하나를 플립플롭의 Clock으로 사용하고 함수발생기를 이용하여 0-5V 100Hz의 구형파를 발생시켜 입력한다.(3) D 플립플롭의 ... (회로 구성은 동일하다): 이전 회로와 구성이 동일하여 이전 회로를 그대로 사용하였다.(7) 아두이노 보드의 디지털 입력중 하나를 플립플롭의 Clock으로 사용하고 함수발생기를 이용하여 ... 특히, 아두이노 UNO의 경우 디지털 입력 핀에 대한 고유한 전압 수준이 정해져 있다.

  리포트 | 9페이지 | 1,000원 | 등록일 2024.08.17

  다운로드 장바구니
• 

  충북대 기초회로실험 쉬프트 레지스터 결과

  이번 실험을 통해 디지털 공학에서 배운 쉬프트 레지스터가 실제 회로에서 동작하는 것을 확인할 수 있었다. ... 데이터 입력 스위치 S1의 출력을 SI단자(직렬입력단자)에 연결하고 누름 스위치(push on/release off) 출력을 CLOCK에 접속하라.

  리포트 | 1페이지 | 1,000원 | 등록일 2021.09.10

  다운로드 장바구니
• 

  순차논리회로기초 실험 예비보고서

  개요디지털 논리회로 교과에서 학습한 순자 논리 회로의 동작을 아두이노를 이용해 되풀이 해보고. ... (J는 S 역할, K는R역할) 그러나 실제 집적회로에서 거의 사용되지 않는다.Jk플립플롭에서 j와 k가 각각 1일 때 출력이 보수가 취해진 후에Clock Pulse 가 계속 남아 있게 ... 디지털공학에서 입력을 출력에 반영하는 시점을 클럭 신호의 순간 엣지에서 반영하는 플립플롭과, 입력에 따라 항상 반영되는 래치로 구분된다.

  리포트 | 6페이지 | 1,000원 | 등록일 2021.04.04 | 수정일 2021.04.14

  다운로드 장바구니
• 

  전기전자기초개론실험/기계공학실험 설계 텀프로젝트

  실험 주제7-Segment와 IC 논리회로를 활용한 디지털 카운터 시계 (Digital Counter Clock)2. ... 전기전자기초실험 및 설계Term Project 보고서Digital Counter Clock1. ... 회로도그림 1 디지털 시계 회로그림 1은 7-Segment와 IC 논리회로를 활용한 디지털 카운터 시계이다. 이 회로를 구성하기 위해서는 ? 하부의 발진회로 및 분주회로와, ?

  리포트 | 7페이지 | 1,500원 | 등록일 2022.11.29

  다운로드 장바구니
• 

  전전설2 파이널 프로젝트 디지털시계 (전자전기컴퓨터설계2 실험 파이널 프로젝트)

  /////////// Company:// Engineer://// Create Date: 14:08:09 11/22/2016// Design Name:// Module Name: Clock_Digital ... Comments:////////////////////////////////////////////////////////////////////////////////////module Clock_Digital ... 디지털 시계 코드`timescale 1ns / 1ps////////////////////////////////////////////////////////////////////////

  리포트 | 73페이지 | 5,000원 | 등록일 2019.11.09

  다운로드 장바구니
• 

  울산대학교 전자실험예비23 디지털 조합 논리회로와 순서 논리회로

  순서회로는 Clock을 사용하는지의 여부에 따라 동기와 비동기 회로로 나뉜다. ... 실험23 디지털 조합 논리회로와 순서 논리회로학번 : 이름 :1. 실험목적조합회로와 논리회로를 구현해보고 동작원리를 확인한다.2. ... 채널과 두 개 이상의 입력 채널을 가지면, 입출력 모두 이산 상태의 값을 가지고 있고, 또한 각 출력 채널의 상태는 동시에 입력되는 입력 채널의 상태에 의해서 결정되는 장치이다.디지털

  리포트 | 1페이지 | 1,000원 | 등록일 2019.10.18

  다운로드 장바구니
• 

  12. Stopwatch 설계 결과보고서 [2021년도 아날로그 및 디지털 회로 설계 실습 A+ 자료]

  아날로그 및 디지털 회로 설계 실습-실습 12 결과보고서-Stopwatch 설계학과 :담당 교수님 :제출일 :조 :학번 / 이름 :12-4. ... (Frequency : 1Hz, Function : square-wave, Amplitude : 0~5V)(B) (A)에서 생성된 Clock 신호를 BCD카운터(10진 카운터)에 연결 ... 나머지 과정들의 순서는 약간 변경해도 무방하다.12-4-1 기본적인 클럭 생성 회로 및 카운터 회로 테스트(A) Function generator를 이용하여 사용하고자 하는 1Hz의 Clock

  리포트 | 6페이지 | 1,000원 | 등록일 2022.10.24

  다운로드 장바구니
• 

  아날로그 및 디지털 회로 설계 실습 결과보고서12 Stopwatch설계

  아날로그 및 디지털 회로 설계 실습-실습12. Stopwatch 설계-학 과 :담당 교수님 :제출일 :조 :학번 / 이름 :12-4. ... 설계실습 방법기본적인 클럭 생성 회로 및 카운터 회로 테스트Fucntion generator를 이용하여 사용하고자 하는 1Hz의 Clock 신호를 만들어낸다. ... (A)에서 생성된 Clock신호를 BCD카운터(10진 카운터)에 연결 BCD카운터 출력 4bit을 BCD to 7-segment decoder(MC14511B)를 통해 7-segment에

  리포트 | 13페이지 | 2,000원 | 등록일 2023.09.05 | 수정일 2023.10.24

  다운로드 장바구니
• 

  (A+/이론/예상결과/고찰) 아주대 논리회로실험 결과보고서10

  이 계수기는 변환을 시작할 때 Reset되고 각 Clock이 사이클마다 1씩 증가하는 구조를 갖는다. ... 입력 신호가 full scale이면 변환시간이 가장 길어져서 Clock 주기가 필요하게 된다.(2) 축차비교형 ADC(Successive approximation ADC)축차비교형 ... 간단히 말해서 D/A 컨버터는 디지털신호를 아날로그 신호로, A/D 컨버터는 아날로그 신호를 디지털 신호로 변환하는 것이다.

  리포트 | 9페이지 | 1,000원 | 등록일 2021.10.24

  다운로드 장바구니
• 

  학점A+받는 영남이공대학 전자계열 마이크로컴퓨터 [Oscillator Module]

  INTOSC와 가장 큰 차이점은 디지털회로가 된다는 점입니다.4. ... ＃Clock Source Mode는external 또는 internal로 분류할 수 있습니다.3. ... Internal oscillator with Fosc/4 with I/O on OSC1/CLKIN and OSC2/CLKOUT.: A포트는 디지털 I/O로 됩니다.

  리포트 | 10페이지 | 3,000원 | 등록일 2020.11.01

  다운로드 장바구니
• 

  부산대학교 기전실 스톱워치 설계

  Flip Flop의 Clock에 Rising/Falling Edge가 발생할 경우 결과값을 토글하여 0과 1을 출력합니다. ... Marcovitz / 디지털 논리설계 ; Introduction to Logic Design 3rd Edition / 최종필 강정원 공역 / 한국맥그로힐(McGraw-Hill Korea ... 이는 함수발생기의 CLOCK PULSE와 연결된 게이트를 거쳐 카운터로 들어가며, 토글 값이 1일 경우 정지, 0일 경우 시작하게 됩니다.4.

  리포트 | 7페이지 | 2,500원 | 등록일 2021.07.20 | 수정일 2023.06.06

  다운로드 장바구니
• 

  12. Stopwatch 설계 예비보고서 [2021년도 아날로그 및 디지털 회로 설계 실습 A+ 자료]

  그릴 때, VCC, GND 연결 등의 기본적인 연결은 표시할 필요 없이 주요 부품과 주요 결선 부분만 표시하시오.12-4-1 기본적인 클럭 생성 회로 및 카운터 회로 테스트생성된 Clock ... 아날로그 및 디지털 회로 설계 실습-실습 12 예비보고서-Stopwatch 설계학과 :담당 교수님 :제출일 :조 :학번 / 이름 :12-1. ... 실습목적Stopwatch 설계를 통하여 카운터, 분주회로, 클럭 회로, 디코더 등 다양한 디지털 회로 구성요소에 대한 이해를 높이고 Datasheet를 읽고 분석하는 능력과 원하는

  리포트 | 6페이지 | 1,000원 | 등록일 2022.09.06

  다운로드 장바구니
• 

  아두이노 부품 설명

  RTC 모듈(I2C 통신 이용): Real-Time Clock module로, 요일/날짜/시간에 대한 정보를 받고, I2C 통신을 이용하여 LCD로 나타낼 수 있는 장치.14. 9V ... 능동/수동 부저: 전기 신호가 피에조 속의 얇은 금속 판에서 진동하여 해당 디지털 신호의 소리로 변환하는 장치. ... LCD: 액정을 이용해 스크린에 디지털 신호의 정보(숫자, 글자)를 표시하는 장치.2. LED(R, G, B): 각각 빨강, 초록, 파랑의 색을 낼 수 있는 장치.

  리포트 | 2페이지 | 1,000원 | 등록일 2021.06.16 | 수정일 2021.06.18

  다운로드 장바구니
• 

  9주차 예비보고서 - 디지털 시스템 설계 및 실험

  디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험이름 :학번 :실험제목Simple Computer - Data Path실험목표1. ... Address 를 입력으로 하고, A Data, B Data를 출력으로 하는 모듈을 작성한다.- Write는 Clock의 Positive Edge에서 발생하도록 구현한다.2. ... 각각의 Register는 4bit의 값을 저장하도록 구현한다.- Clock, Destination Address, Destination Data, Write, A Address, B

  리포트 | 6페이지 | 1,000원 | 등록일 2020.07.29

  다운로드 장바구니
• 

  디지털 알람 시계 (디지털 시계 알람 기능 구현)

  11장 16진 카운터’ 실험과 ‘디지털 12장 60진 카운터/타이머 설계’ 실험에서 배운 이론을 응용할 수 있는 ‘디지털 알람 시계’를 프로젝트 주제로 선정했다.(2) 최초 목표 ... 하지만 CLOCK 핀에 입력되는 값이 이미 LOW일 때는 Positive Edge가 발생하지 않아 7-Segment Display에 표시되는 값이 올라가지 않는 것을 볼 수 있었다.또한 ... 연결하였다. 15번 pin에서 총 으로 신호가 나누어지고, 1Hz의 clock 파형이 생성된다.4) 시간 설정 회로① 푸쉬 스위치초기에 시와 분 단위를 설정하기 위해, 시와 분의 CLOCK

  리포트 | 13페이지 | 1,500원 | 등록일 2020.12.19

  다운로드 장바구니
• 

  디지털 회로 실험 및 설계 - 부울대수와 카르노맵, RS Flip Flop 실험 1

  플립플롭- 플립플롭은 전원이 공급되면 1 또는 0의 출력이 유지되는 디지털 회로이다. ... 디지털회로실험및설계 예비 보고서 #2( 부울대수와 카르노맵, RS Flip-Flop 실험 )과 목담당교수제 출 일학 번이 름1. ... RS 플립플롭- RS 플립플롭은 입력(R,S)와 출력(Q, Q바), 클록 단자(CK)를 가지고 있다.- R, S는 각각 ‘Reset'과 ’Set'를 나타내며, CK로는 클록 펄스(Clock

  리포트 | 10페이지 | 3,000원 | 등록일 2023.09.22 | 수정일 2023.09.24

  다운로드 장바구니
• 

  시립대 전전설2 Velilog 결과리포트 6주차

  입력된 내용과 동일한 상태가 되도록 하여 데이터의 일시적인 보관 또는 디지털 신호의 전송되는 시간을 늦춰주는 지연 목적에 사용된다. ... Input값에 Clock을 추가해줌으로써 래치는 Enable 제어 신호가 1인 동안에 SR입력이 변화하면 출력 값이 변한다. ... 따라서 Clock가 올라갈 때 값이 변화하고 내려갈 땐 값의 변화가 없다. 나오는 결과값은 위에서의 S-R Latch와 같은 결과값이 나온다.래치와 플립플롭의 차이?

  리포트 | 14페이지 | 2,000원 | 등록일 2021.12.11

  다운로드 장바구니
• 

  (A+/이론/예상결과/고찰) 아주대 통신실험 결과보고서12

  Clock Generator의 OUTPUT A를 제거하고 OUTPUT2에 연결한다. FREQUENCY DIVIDER를 n=4에 두고 MASTER CLOCK을 VAR에 둔다. ... Loame) of each type.->① MODULATOR signals- TD (TRANSMITTED DATA (TP1) ) : DIGITAL INTERFACE으로 부터 modem에 ... MASTER CLOCK FREQUENCY를 주파수 150Hz까지 둔다. OUTPUT2를 이제 사각파로 변경하고 주파수를 150Hz를 준다.16.

  리포트 | 21페이지 | 1,500원 | 등록일 2021.10.24

  다운로드 장바구니
• 

  디지털회로 보고서

  디지털 회로 보고서1. 신호등 소개2. 설계 전 분석2.1. 설계 구성요소 분석2.2. 제약 요소 분석3. 전체회로4. 경제성 분석5. 결론6. 참고문헌1. ... 앞에서 말한 190칩 2개의 output이 모두 0일 때마다 CLOCK을 넣어주도록 설계하였다. ... 설계 구성요소 분석- CLOCK 발생 회로슈미트-트리거 발진기를 이용하였다. 슈미트-트리거 발진기를 이용한 이유는 논리값이확실한 신호로 변환하기 위해서이다.

  리포트 | 5페이지 | 1,500원 | 등록일 2019.09.29

  다운로드 장바구니
• 

  BPSK Tims 장비 실습 결과

  모든 디지털 변조 방식은 디지털 데이터를 표현하기 위해 한정된 수의 구분되는 신호를 사용한다. PSK는 이진 숫자의 고유한 패턴이 할당된 정해진 수의 위상을 사용한다. ... 오디오 오실레이터에서 라인 코드 인코더로 8.3333KHz Master Clock을 인가하고, sin 파를 phase shifter의 입력에 넣는다. ... BPSK 변조결과 레포트BPSKBPSK ( Binary Phase Shift Keying) 방식이란 디지털 신호 (0,1)에 따라 위상이 180도 다른 두 정현파로 위상편이 변조하는

  리포트 | 5페이지 | 1,000원 | 등록일 2020.10.05

  다운로드 장바구니