"NOT gate" 검색결과 81-100 / 1,549건

• 

  7. 논리함수와 게이트 예비보고서 [2021년도 아날로그 및 디지털 회로 설계 실습 A+ 자료]

  실습 준비물부품스위치2개AND gate 74HC082개OR gate 74HC321개Inverter 74HC042개NAND gate 74HC001개NOR gate 74HC021개XOR ... 설계실습 계획서7-3-1 XNOR 게이트 설계 및 특성 분석(A) AND, OR, NOT 게이트를 사용하여 NAND, NOR, XOR 게이트의 기능을 갖는 회로도를 그리고, XNOR ... (Exclusive NOR)의 진리표를 사용하여 AND, OR, NOT 케이트로 XNOR의 회로도를 설계한다.V1 : High5V, low=0V, PW=1us, PER=2us, TF

  리포트 | 9페이지 | 1,000원 | 등록일 2022.09.06

  다운로드 장바구니
• 

  (A+자료) 디지털실험 텀프로젝트 PvP 두더지잡기 게임 구현 작품

  또한 위 그림에 왼쪽 하단 not gate는 게임시간 타이머 파트의 OutPut과 직렬로 연결되어있으며, 전원이 1분 뒤에 off되는 순간 not gate로 인해 H값을 출력받아 15pin ... 전압 출력값이 NOR Gate로 입력되기전에, NOT Gate를 사용하여 확실하게 5V또는 0V가 출력되어 쓰레기값이 도출되지않게 설계하였다.전체 회로도실험사진 / 동영상게임시간 ... 맞게 누르게되면 최종 OR Gate에서 출력이 0에서 1로 바뀌어 7-segment를 카운팅해주는 CD4026에 클럭이 한번 들어가게된다.확인 해주는 회로를 보면 NOR Gate와

  리포트 | 20페이지 | 5,000원 | 등록일 2023.01.09 | 수정일 2023.03.07

  다운로드 장바구니
• 

  아주대학교 논리회로실험 / 1번 실험 예비보고서

  Basic Gates1. 실험 목적1. Logic Gate ( AND, OR, NOT, XOR, NOR, NAND )를 이해한다.2. ... 참, 거짓 두 값을 1과 0 또는 특정 기호로 나타내는데 AND, OR, NOT 등의 여러 연산자를 사용한다.AND Gate (A BULLET B=C)INPUTOUTPUTABCLLLLHLHLLHHHOR ... Gate (A+B=C)INPUTOUTPUTABCLLLLHHHLHHHHNOT Gate ({bar{A}} =C)INPUTOUTPUTABLHHLXOR Gate (A OPLUS B`=`(

  리포트 | 8페이지 | 1,000원 | 등록일 2021.07.20

  다운로드 장바구니
• 

  시립대 전전설2 Velilog 예비리포트 3주차

  배경 이론1) Verilog HDL 문법- 참고문헌 1) 참고2) AND Gate- 출력은 논리 입력의 곱과 같음3) NAND Gate- AND 게이트와 NOT 연산을 조합한 결과3 ... 실험 목적Verilog HDL문법을 이해해보자AND gate 설계NAND gate 설계Full adder 설계 (두 가지 방법으로)2. ... 전 응용 과제 preview1bit Full Adder –Gate Primitive Modeling1bit Full Adder –Behavioral Modeling4bit Full

  리포트 | 9페이지 | 1,000원 | 등록일 2021.04.16

  다운로드 장바구니
• 

  아날로그 및 디지털회로설계실습/ 7. 논리함수와게이트 / 결과보고서 / 성적인증포함 / 해당학기 전체 성적인증포함

  그리고 NAND gate만을 이용한 AND, OR, NOT 게이트의 등가회로를 구성하고 같은 과정을 반복하였다. ... 또 계획서에서 설계한 방법으로 OR gate의 입출력 딜레이(τpHL= 2 msec = τpLH ) 를 측정할 수 있었다. ... 요약 기본적인 논리게이트인 AND, OR, NOT 게이트를 활용하여 NAND, NOR, XOR 게이트를 구현하고 기능을 측정하는 실험을 했다.

  리포트 | 6페이지 | 1,500원 | 등록일 2020.11.13

  다운로드 장바구니
• 

  디지털 논리회로의 전압특성과 지연시간 예비레포트

  그림 22-5에서 병렬로 연결된 NAND Gate들을 제거하고 그림의 두 번째 NOT Gate 출력인 4번 단자에 표와 같이 주어진 저항들을 연결하여 출력전압을 기록하고 주파수를 매우 ... 주파수를 높여가면서 실험해본 다음 NAND Gate 연결을 차단하고 입력신호의 전원을 차단하고 7404 Chip의 5V 전원과 NOT 게이트 입출력 파형을 관찰한다. ... 실험 이론모든 디지털 기기들은 디지털 논리회로에서 배운 부울대수(Boolean Algebra)의 AND, OR, NOT의 3개로 연산하는 장치이다.

  리포트 | 3페이지 | 1,000원 | 등록일 2022.04.28

  다운로드 장바구니
• 

  디지털공학개론_1. NAND 게이트 예를 들어 자세히 설명하세요 2. NAND 게이트를 사용하는 이유를 설명하세요 3. NAND와 NOR 게이트로 회로를 구성하는 경우가 많습니다. 이유와 무엇 때문에 이렇게 구성하는지에 대해서 논하세요

  하지만 NAND와 NOR은 조합을 시키면 모든 GATE를 만드는 것이 가능하다. 그래서 이 둘을 더 많이 사용을 하고, 두 가지의 GATE를 Universal GATE라고 한다. ... 따라서 무조건 처음의 단에서 반전인 NOT가 되는 것이다. ... 그리고 0이 NOT 게이트를 지나게 되면 X는 1이 되는 것이다.

  리포트 | 6페이지 | 3,000원 | 등록일 2022.07.08

  다운로드 장바구니
• 

  논리회로설계 실험 기본게이트 설계

  Gate Arrary의 약자로 프로그래머블 논리 요소와 프로그래밍가능 내부선이 포함된 반도체 소자이다. ... 게이트를 연결AND 게이트 오른쪽에 NOT 게이트를 연결하면 다음과 같은 논리도가 된다. ... 모델링자료 흐름 모델링3) 테스트 벤치 코드4) Wave Form(2) OR GATE1) 진리표XYF0000111011112) 소스 코드동작적 모델링자료 흐름 모델링3) 테스트 벤치

  리포트 | 6페이지 | 1,500원 | 등록일 2021.10.01

  다운로드 장바구니
• 

  홍익대 디지털논리실험및설계 1주차 예비보고서 A+

  -앞부분에 AND 게이트의 형태(QUAD 2-INPUT AND GATE)와 배치도, 이름(SN54/74S08)이 나와있다. ... 입력하는 것으로 기본 실험(2)의 값을 NOT 게이트에 넣은 것과 같다. ... 따라서 VCC와 GND를 제외하고 결선하면 회로에서 입력값이 출력값에 제대로 전달되지 못하여 각 GATE들이 작동되지 못해 정확한 출력값이 나오지 않게 될 것이다.2.

  리포트 | 6페이지 | 1,000원 | 등록일 2023.09.18

  다운로드 장바구니
• 

  [예비보고서] 9.4-bit Adder 회로 설계

  (D) XOR gate를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계한다. ... (답안)(C)에서는 AND,OR,NOT 게이트를 이용하여 다소 복잡한 Full Adder 논리 회로를 설계하였다. ... (답안)세 개의 입력을 A,B,Cin으로 하고, AND와 OR, NOT의 기본적인 논리 게이트만을 이용하여 (B)에서 구한 불리언 식에 대한 논리 회로를 다음과 같이 설계하였다.

  리포트 | 3페이지 | 1,000원 | 등록일 2023.01.03

  다운로드 장바구니
• 

  [결과보고서]중앙대학교 아날로그및디지털회로설계실습 4-bit Adder 회로 설계

  식에 따라 다르게 하여 실험을 진행하였는데 첫 번째 실험에서는 NOT, AND, OR gate으로 전가산기를 구성하였고, 두 번째 실험에서는 XOR, AND, OR gate를 사용하여

  리포트 | 11페이지 | 1,000원 | 등록일 2023.06.23

  다운로드 장바구니
• 

  [A+]아날로그및디지털회로설계실습 7장 결과보고서

  위와 같이 AND, OR, NOT 게이트 여러 개를 조합하여 NAND, NOR, XOR, XNOR를 구현할 수 있으며 각 논리 함수의 진리표도 확인할 수 있다. ... 또한 각 소자는 여러 개의 MOS transistor로 이루어져 있는데, 신호가 하나의 stage를 통과할 때마다 gate delay가 발생한다.

  리포트 | 11페이지 | 1,000원 | 등록일 2024.02.18

  다운로드 장바구니
• 

  중앙대학교 아날로그및디지털회로 예비보고서7

  설계실습 계획서7-3-1 XNOR 게이트 설계 및 특성 분석AND, OR, NOT 게이트를 사용하여 각각 NAND, NOR, XOR, XNOR 게이트의 기능을 갖는 회로도를 설계하고 ... 진리표와 일치하는 것을 확인할 수 있다.NOR GATE먼저 위상차가 0일 때다.두 입력 전압 파형은 완전히 겹쳐지며, 파란색은 출력 전압 파형이다.입력 신호가 모두 Low일 때 출력은 ... 진리표와 일치하는 것을 확인할 수 있다.XOR GATE먼저 위상차가 0일 때이다.두 입력신호가 동시에 HIGH, 동시에 LOW이면 출력은 LOW가 나타나는 것을 확인할 수 있다.다음은

  리포트 | 12페이지 | 2,000원 | 등록일 2024.08.06

  다운로드 장바구니
• 

  아날로그 및 디지털 회로 설계 실습 결과보고서7 논리함수와 게이트

  간격이 40ns라서 그 이하의 값을 확인할 수 없기 때문에 발생한 문제라고 생각한다.OR 4개 직렬연결딜레이 측정값이 실제로 40ns가 확인되었고, datasheet에서는 or gate ... generator내부 저항을 고려하여 offset voltage는 1.4V로 설정하였다.AND 4개 직렬연결딜레이 측정값이 실제로 40ns가 확인되었고, datasheet에서는 and gate ... 실험이 주된 내용이었고, 그 밖에 NAND와 NOT 게이트만을 이용하여 AND, OR, NOT 게이트 등의 여러 종류의 게이트를 등가적으로 구성하는 과정도 포함되어 있었다.

  리포트 | 24페이지 | 2,000원 | 등록일 2023.09.05 | 수정일 2023.10.24

  다운로드 장바구니
• 

  연세대학교 기초디지털실험 1주차 결과레포트

  There are various kinds of gate such as AND, OR, NOT and XOR. ... FPGA, Field Programmable Gate Array is an integrated circuit designed to be constructed by a customer ... Design Source Add & CreationAfter creating project in right path, we should make specific logic gate

  리포트 | 13페이지 | 5,000원 | 등록일 2021.08.18 | 수정일 2023.01.07

  다운로드 장바구니
• 

  기본로직 설계 및 시뮬레이션 검증 회로설계

  schematic디자인, VHDL디자인2-2 OR GATE schematic디자인, VHDL디자인2-3 NOT GATE schematic디자인, VHDL디자인2-4 NAND GATE ... schematic디자인, VHDL디자인2-5 NOR GATE schematic디자인, VHDL디자인2-6 XOR GATE schematic디자인, VHDL디자인2-7 XNOR GATE ... 1레포트의 목적각각의 논리게이트의 동작을 Quartusll 13.0시뮬레이션을 통해 schematic, VHDL 디자인을 하여Quartusll 개발환경에 적응하기위함AND, OR, NOT

  리포트 | 32페이지 | 2,000원 | 등록일 2022.01.05

  다운로드 장바구니
• 

  디지털회로1 디지털 논리회로의 전압특성과 지연시간

  실험이론모든 디지털 기기들은 디지털 논리회로에서 배운 부울대수의 AND, OR, NOT의 3개로 연산하는 장치이다. ... 3.077VV _{noise`low} : 3.077V표 22-1 게이트 동작전압TTL 0개 TTL 4개TTL 12개 파형CMOS 0개 CMOS 4개CMOS 12개 파형개수출력전압 변화와 NOT ... 입력과 출력이 처리하는 전압의 영역이 다소 차이가 있도록 하여야 Gate들의 전압 변동에 영향을 적게 받는다.

  리포트 | 4페이지 | 1,000원 | 등록일 2022.04.01

  다운로드 장바구니
• 

  4주차 결과 - 논리 게이트 및 부울 함수의 구현

  실험은 NOT, OR, AND 게이트, NAND, NOR, Exclusive-OR 게이트의 논리함수 개념과 Gate의 구조 및 기능에 대해 알아보고 측정하는 실험과 부울 함수를 이용한 ... 그리고 각 Gate 마다 입력받는 위치와 개수가 달랐고, 출력 받는 위치와 개수도 달랐기 때문에 실험하는 동안 데이터시트를 계속 확인하며 각 Gate에 맞는 위치에 Vcc와 GND가 ... 논리회로의 표현방식을 익히고 구현해보는 실험을 하였습니다.각 Gate 마다 쓰여 있는 숫자가 달라서 그것으로 구별을 하였습니다.

  리포트 | 8페이지 | 1,500원 | 등록일 2020.10.01

  다운로드 장바구니
• 

  최소한의 IC칩을 사용해 7-segment 구동 실험

  , 이론값이 맞는지 확인하기 위해 Quartus와 Orcad에 회로를 구현하고 출력값을 확인했더니 XOR Gate로 나와 원하는 방향으로 흘러갔다.NOT Gate 하나 때문에 총 사용한 ... IC칩이 10개였는데 위의 방법으로 XOR Gate로 바꿀 수 있어 NOT Gate를 줄일 수 있어 총 사용한 IC칩은 9개가 되었고 Quartus를 이용해 총 Segment 시뮬레이션을 ... Pin에 GND를 연결하고 각각의 Pin에 Vcc를 연결하면 LED가 켜진다.이때 주의해야 할 점은 5V의 출력일 때 330Ω의 저항을 반드시 사용해야 한다.② 74HC04AN (NOT

  리포트 | 31페이지 | 2,500원 | 등록일 2020.11.15 | 수정일 2022.04.23

  다운로드 장바구니
• 

  [전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 1주차 예비+결과(코드포함) TTL_gates_Lab_on_Breadboard

  아래 그림과 같이 AND Gate, OR Gate, NOT Gate를 활용하여 XOR 논리 회로를 만들 수도 있다.5)가산기란 두 개 이상의 수를 입력하여 수들의 합을 출력하는 논리 ... 이론적배경1) OR Gate: 입력 중 하나라도 1이 되면 결과가 1이 되는 논리 연산이다. ... PULSE파를 대신 사용할 수 있다.4)XOR Gate: 베타적 OR 게이트라고도 하며, 두 입력이 서로 다른 값을 가질 때에만 출력이 High가 된다.

  리포트 | 7페이지 | 2,000원 | 등록일 2021.03.26 | 수정일 2021.06.18

  다운로드 장바구니