"4논리회로 실험" 검색결과 1,001-1,020 / 3,568건

• 

  신호 발생기 사용메뉴얼

  음의 레벨부분이 대칭성을 갖는 구형, 정현, 삼각파에 있어 그 두 부분이 차지하는 비율을 조절하는 것을 뜻한다.(15) TTL(PUSH)/CMOS(PULL) : TTL/CMOS 논리회로의 ... 입력파형으로 고정논리레벨을 갖는 파 형을 인가할 때 사용하는 조절 스위치. ... 실험하거나 고장 진단을 위하여 사용된다.⑤함수 발생기 또는 파형 발생기는 사인파, 구형파, 톱니파 등의 여러 종류의 파형으로 가변 주파수의 신호를 발생시킨다.3.

  시험자료 | 3페이지 | 1,500원 | 등록일 2019.09.01

  다운로드 장바구니
• 

  디코더 예비보고서

  실험제목조합논리회로 : 부호기2. 실험 목적조합 논리회로의 기본적인 예가 되는 복호기와 부호기의 종작 원리 및 특성을 확인하고 부호 변환기의 동작을 살펴본다.3. ... 실험 방법(1)디지털 실험기판 위에 2 to 4 복호기 회로 (a)와 4 to 2 부호기 회로 (b)를 구성한 후, 이들을 회로도 (c)의 형태로 연결한다. ... 마찬가지 방법으로 나머지 핀에 대해서도 논리 식을 찾아서 논리회로를 구현한 것이 BCD-to-7 segment 복호기이다. 그림4)는 BCD-to-7 segment 회로이다.

  리포트 | 13페이지 | 1,000원 | 등록일 2018.03.18

  다운로드 장바구니
• 

  논리회로실험 예비보고서7 Shift Register

  예를 들어 4-bit의 Shift Register를 보면 아래 그림과 같다.이전 F/F의 값이 그대로 다음 F/F에 저장되는 것인데, 이는 저번 실험의 D-F/F의 특성과 같음을 알 ... 74HC76PinoutTruth table실험과정 및 예상 결과Part 1. 6-bit Shift Right Register(a) 위와 같은 회로를 구성하고 클럭 신호에 따른 Shifting을 ... Shift Right Circulating shift Register(a) Part 2의 회로에서 SER과 QE를 연결하고 실험을 반복한다.Clock PulseL0L1L2L3L4111000201100300110400011510001611000701100800110900011참고문헌-John

  리포트 | 6페이지 | 1,500원 | 등록일 2017.03.09 | 수정일 2017.05.30

  다운로드 장바구니
• 

  전자공학 실험 Logic OR NOR 결과 보고서

  무한대의 임피던스를 가지면 출력이 되지 않는다는 것을 볼 수 있다.실험4. ... B1111010110001.2 or logic과 같다실험1에 10-1번 사고 실험에서 나온 질문을 직접 회로를 꾸며서 만들어 보는 실험이다또한 드 모르간 법칙과 진리표를 이용하면 사고 ... 게이트의 논리가 1이면 전류가 흐르지 못한다는 것이다즉 NAND 게이트의 논리값이 Low level input (입력 = 0)에서 출력은 High level로 정의되지 않고, 무한대의

  리포트 | 5페이지 | 1,000원 | 등록일 2018.06.07

  다운로드 장바구니
• 

  전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습4 [예비레포트]

  Purpose of this Lab조합 논리 회로를 이해하고 학습한다.조합 논리 회로를 직접 설계한다...학습한 내용을 응용하여 조합 논리 회로를 설계한다.나. ... Essential Backgrounds (Required theory) for this Lab조합 논리 회로논리 곱(AND), 논리 합(OR), 논리 부정(NOT)의 세가지 기본 회로를 ... 조합하여 구성한 논리 회로출력이 입력에 의해 결정됨논리 게이트로만 구성되며, 플립플롭 같은 기억소자는 포함되지 않음.조합 논리 회로 설계 : 디코더해독기임의의 입력 번호에 대응하는

  리포트 | 15페이지 | 1,000원 | 등록일 2017.10.19

  다운로드 장바구니
• 

  [예비레포트] Asynchronous Counter

  기초 전자 회로 및 실험1. 실험 제목 : Chapter 19. Asynchronous Counter2. 실험 목적1. 비동기 업-카운터와 다운-카운터의 설계 및 분석2. ... 이번 실험에서 첫 실험순서 4까지의 카운터는 수 0, 1, 2, 3을 표현할 수 있으므로 모듈러스 4를 갖는다. ... 실험 방법1. 그림 19-2의 회로를 완성한다.2. CLK에 주파수 1Hz, 5Vpp, offset=0V 인가한다.3.

  리포트 | 5페이지 | 1,000원 | 등록일 2019.04.18

  다운로드 장바구니
• 

  [기초전자회로실험2] "Asynchronous Counter / Design of Synchronous Counters" 예비보고서

  2개 이상의 플립플롭으로 구성되어, 매 입력 펄스 마다, 미리 정해진 순서대로, 상태가 변하는, 순서논리회로 또는 레지스터이다. ... 실험방법 및 순서① 다음의 상태를 따르는 6-mod Gray code synchronous counter를 설계한다.② 회로를 설계하고 구성한다.③ 실험 회로는 실험 당일 날 제공 ... 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다.

  리포트 | 7페이지 | 1,500원 | 등록일 2019.03.25 | 수정일 2019.03.29

  다운로드 장바구니
• 

  서울시립대 전자전기컴퓨터설계실험2 제02주 Lab01 Post

  )일 때의 실험은 성공하였으나, 그 외의 실험에서 제대로 된 결과값은 얻지 못했다.오차 분석[실험 4] 전 가산기 논리 회로 실험소자 및 Breadboard의 접촉 불량소자를 직접 ... [실험 4] 전 가산기 논리 회로 실험(Input A, Input B, Carry-In) = (0,0,0) 일 때와, (Input A, Input B, Carry-In) = (0,1,0 ... 4] 전 가산기 논리 회로구성 회로HBE-Combo II-SE는 5V와 GND의 전원 공급을 위한 핀이 할당되어 있다. 7486, 7408의 Nominal Voltage는 5V이므로

  리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04

  다운로드 장바구니
• 

  아주대학교 논리회로실험 실험7 결과보고서

  and to support them in following this code of ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.과목명: 논리회로실험EXPERIMENT ... 만든 결선도에 맞게 회로를 구성했고 올바른 결과를 얻었다.4) J-K Latch with Enable (Gate 이용)8×3 Priority 의 회로도결선도- 진리표- 분석이번 실험은J-K ... Q(t-1)은 이전상태의 값을 뜻한다. 4번째 결과값은 불안정한 값으로 Q값이 아주 빠르게 바뀌어 불이들어온 것으로 보인다.만든 결선도에 맞게 회로를 구성했고 올바른 결과를 얻었다.2

  리포트 | 6페이지 | 1,500원 | 등록일 2019.02.20

  다운로드 장바구니
• 

  동국대학교 전자전기공학부로의 전과 자기소개서 및 학업이수계획서

  또한, 회로이론1과 전기회로실험을 수강하여 회로의 해석, 설계 등을 배우고 각종 이론을 실험에 적용해볼 것입니다.4학기에는 회로이론2, 논리회로설계, 디지털실험을 수강하여 각종 회로들의 ... 특성에 관한 해석능력을 기르고 현장에서 요구되는 기능의 회로를 설계할 수 있는 능력을 갖추고 싶습니다.5학기에는 전자회로 및 실험1을 수강하여 반도체 소자의 특성과 이들을 회로소자로 ... 하지만 일반물리실험과 드론 회사 아르바이트를 통해 느낀 전자기학에 대한 관심과 흥미는 이전에는 느껴보지 못한 ‘즐거운’ 경험이었습니다.

  자기소개서 | 2페이지 | 3,000원 | 등록일 2018.02.02 | 수정일 2018.02.05

  다운로드 장바구니
• 

  전자전기컴퓨터설계2 TTL gates Lab on Breadboard [결과레포트]

  Materials & Methods (실험장비및재료와실험방법)(1) Procedure of the Lab 1.OR gate의 입력 값에 따른 논리 회로를 확인한다실험 회로를 꾸밀 때에는 ... 2.XOR gate의 입력 값에 따른 논리 회로를 확인한다.실험 회로를 꾸밀 때에는 장비의 전원을 OFF한다.OR gate와 AND gate를 올바르게 구성하여 XOR gate를 만든다.회로를 ... \* ARABIC 18 XOR gate 실습 회로(3) Procedure of the Lab 3.XOR gate와 AND gate를 적절하게 사용하여 반가산기 논리회로를 확인한다.실험

  리포트 | 21페이지 | 1,000원 | 등록일 2017.10.19

  다운로드 장바구니
• 

  디지털 IC 결과

  ***********1101000101011001110*NOR게이트실험회로 3*실험3ABCD00000011010101111001101111011111*실험4실험회로 4ABC000010100111 ... 실험을 통해서 인버터와 NOR 게이트의 특성을 잘 알 수 있었고 조합을 통해 원하는 논리회로를 만들어 낼 수 있었다. ... 디지털 IC: 인버터, NOR게이트, NAND게이트실험목적1. 실험적으로 NOR게이트의 진리표를 결정한다.2. 논리적 인버터를 구성하기 위한 NOR게이트 사용법을 이해한다.3.

  리포트 | 4페이지 | 1,000원 | 등록일 2017.10.11 | 수정일 2017.10.27

  다운로드 장바구니
• 

  기초회로 실험 9주차 예비보고서, 실험 9. Multiplexer 가산-감산

  실험 방법 및 준비물(실험 이론결과)(1) 와 같이 회로를 연결하고 진리표를 작성하라.입 력출 력(Y)SABD? ... 많은 입력선들 중에서 하나를 선택하여 출력선에 연결하는 조합논리회로이다. 선택선들의 값에 따라 특정 입력선이 선택된다. ... 실험 개요(1) 전가산기 구성을 위해 2개의 4입력 Multiplexer 사용을 익힌다.(2) 2개의 4-입력 Multiplexer를 감산기로 사용하는 것을 익힌다.2.

  리포트 | 6페이지 | 2,000원 | 등록일 2018.03.23

  다운로드 장바구니
• 

  논리게이트 예비

  REPORT예비보고서실험 목적논리 게이트의 동작 방법을 알아본다.TTL 논리 게이트의 문턱 전압에 대해 알아본다.기초 이론논리 게이트(Logic gate)컴퓨터 회로를 설계하는 데 ... (단, 최소 개수의 NOR 게이트를 사용하라.)실험 기자재 및 부품사용기기-디지털 멀티미터-전원공급기2) 사용부품-TTL 논리 게이트참고문헌-디지털회로실험/홍릉과학출판사/김성운∙이원창 ... TTL 타입 집적회로들은 일반적으로 74로 시작하는 이름을 가진다.74LS00칩을 예로 들면 내부에 4개의 NAND 게이트를 포함하고, 총 14개의 핀을 가진다. 14번 핀 Vcc에

  리포트 | 6페이지 | 1,000원 | 등록일 2017.10.23

  다운로드 장바구니
• 

  플립플롭 예비보고서

  실험 제목논리순서회로 : 플립플롭2. ... 실험 목적순서논리회로의 기반이 되는 플립플롭을 RS, D, T, JK, 주종 플립플롭 등을 대상으로 하여 동작 원리를 살펴보고 전반적인 이해를 도모하도록 한다.3. ... 7400 NAND 게이트와 7404 NOT 게이트를 이용하여 회로도 (e)를 구성하고 D와 CLK를 표 4와 같이 변화시키면서 오실로스코프로 Q와 의 논리상태를 측정하여 표 4(a

  리포트 | 10페이지 | 1,000원 | 등록일 2018.03.18

  다운로드 장바구니
• 

  시프트레지스터 예비보고서

  실험제목시프트 레지스터실험목적순서논리회로의 기본적인 응용회로가 되는 시프트 레지스터, 링 카운터, 존슨 카운터, 의사 불규칙 이진수열 발생기 등을 구성하고 각각의 동작 특성을 확인한다.관련이론2.1 ... 측정하여 표 1에 기록한다.(3) 클럭 펄스를 하나씩 트리거시키면서 그때마다 오실로스코프로 Q3~Q0의 논리 상태를 측정하여 표 1을 완성한다.(4) 74194 직렬 입력, 병렬 ... 출력 시프트 레지스터를 이용하여 회로도 (b)를 구성하고, 절차 (1)~(3)을 반복하여 Qa~Qh의 논리상태를 측정하여 표 2에 기록한다.(5) 74194 만능 시프트 레지스터를

  리포트 | 6페이지 | 1,000원 | 등록일 2018.03.18

  다운로드 장바구니
• 

  [기초전자회로실험2] "Verilog Basic, FPGA / Shift register - FPGA" 예비보고서

  소자 및 장비4. 관련이론- FPGA (Field-Programmable Fate Array)? 논리 요소와 프로그래밍가능 내부선이 포함된 반도체 소자? ... 1Preliminary report Electronic Engineering기초전자회로실험Verilog Basic, FPGA / Shift register - FPGA자료는 실제 실험을 ... 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다.

  리포트 | 8페이지 | 1,500원 | 등록일 2019.03.25 | 수정일 2019.03.29

  다운로드 장바구니
• 

  디지털회로실험 교안.hwp

  (큰 숫자가 우선순위가 높음)의 출력A`와B`에 대한 논리함수를 쓰고 [그림 4-3]과 같은 논리회로도를 그려라.4진수BA000101210311A = 1`? ... 산술논리연산회로(1) 35실험 6. 산술논리연산회로(2) 351. 실험 목적 352. 기초 이론 353. 예비 보고서 414. 실험 기자재 및 부품 435. ... 디지털회로실험4디지털회로 실험부경대학교전자컴퓨터정보통신공학부NEXT 통신시스템 프로그램디지털회로실험∧교안∨전자컴퓨터정보통신공학부NEXT통신시스템프로그램- 목 차 -실험 1.

  리포트 | 79페이지 | 1,000원 | 등록일 2017.10.23 | 수정일 2020.11.26

  다운로드 장바구니
• 

  시프트 레지스터

  여기서 주의할 점은 입력값을 변화 시켜주어야 하기 때문에 함수발생기의 주파수를 낮게 해주는 것이 중요하다는 것을 생각하면서 실험에 임하였다.실험을 하면서 주의할 점은 회로도 상에는 ... 병렬 입력-병렬 출력 4가지로 나눌 수 있다.우리가 실험한 것은 74164 8bit 시프트 레지스터로 8개의 출력이 있으며 2개의 입력을 받아서 값이 달라지게 되는 직렬 입력-병렬 ... 논리적으로 한 플립플롭의 출력이 다음의 플립플롭의 입력에 연속적으로 종속 연결된 형태로 되었는게 특징이다.

  리포트 | 3페이지 | 2,000원 | 등록일 2019.06.25

  다운로드 장바구니
• 

  JK flip-flops

  결국 RS 플립플럽에 토글 기능을 합친 플립플럽이다.입력 JK가 논리 입력 00, 01, 10은 RS 플립플럽과 같고, JK=11일 때, Q는 반전된다.C. 실험 방법1. ... Master-slave FF표 4CLK = L1L2L3010100100100100101001011010① 그림 4와 같이 회로를 구성한다.(S, C, J, K는 “1”로한다.) ... JK FF① NOR gate(7402)로 RS latch(실험 3 그림 1)를 구성하여 그림 1과 같이 회로를 완성한다.

  리포트 | 3페이지 | 1,000원 | 등록일 2019.06.25

  다운로드 장바구니