"논리설계" 검색결과 101-120 / 25,336건

• 

  디지털 논리 회로 설계 실험 최종프로젝트 레포트 A+ 타이밍게임(회로도있음)

  디지털 논리 회로 설계-타이밍게임_20180619000 교수님000 조교님금요일 2,3교시B000000 000-목차-(1) 설계 아이디어(2) 설계 방법(3) 전체 회로도(4) 평가1 ... 반전만 사용해 두번 눌렀을 때 stage이동이 가능 하도록 설계한다. ... .설계 아이디어1)Stage 1상태에서 “CLK” switch를 누를 때 마다5개의 LED가 “1-2-3-4-5-4-3-2-1-2-3-4-5- ?

  리포트 | 11페이지 | 2,000원 | 등록일 2021.07.09

  다운로드 장바구니
• 

  [A+보장]한양대에리카A+맞은 레포트,논리회로설계및실험

  Chapter 1. 실험 목적반도체 소자를 활용하여 반가산기의 Truth Table을 확인하고, 반가산기를 사용하여 전가산기의Truth Table을 확인할 수 있다.Chapter 2. 관련 이론1. Half Adder(반가산기) 반가산기는 2진수 한자리를 덧셈하여서 C..

  리포트 | 9페이지 | 2,500원 | 등록일 2024.05.21

  다운로드 장바구니
• 

  아날로그 및 디지털회로설계실습 9 부울대수 및 조합논리회로 과제

  4-bit Adder 회로 설계 과제1. ... XOR gate를 이용한 Full Adder 회로를 Pspice를 사용하여 직접 설계하시오.

  리포트 | 2페이지 | 1,000원 | 등록일 2021.09.02

  다운로드 장바구니
• 

  홍익대학교 디지털논리실험및설계 4주차 예비보고서 A+

  1.1 멀티플렉서와 부호기(encoder)의 차이를 설명하시오.부호기는 사람이 이해할 수 있는 형태의 비트 조합들을 입력으로 주고 그것을 어떤 특정 비 트 조합들과 각각 mapping 시켜서 부호화하는 것이고, 멀티플렉서는 데이터 선택기라고도 불리는데..

  리포트 | 5페이지 | 1,500원 | 등록일 2023.03.21 | 수정일 2023.04.03

  다운로드 장바구니
• 

  홍익대학교 디지털논리실험및설계 7주차 예비보고서 A+

  1.1 S-R Latch와 S’-R’ Latch의 동작에 대해 설명하시오.S’-R’ Latch는 일종의 메모리 역할을 할 수 있는 device라고 볼 수 있습니다. 즉, 두 가지 상 태 (Set, Reset)를 Q에 쓰기도 하고 그 상태를 저장할 수도 있습니다. 예를 ..

  리포트 | 7페이지 | 1,500원 | 등록일 2023.03.21 | 수정일 2023.04.03

  다운로드 장바구니
• 

  홍익대학교 디지털논리실험및설계 10주차 예비보고서 A+

  1.1 비동기식 카운터와 동기식 카운터의 작동원리와 차이점에 대하여 서술하 시오.기본적으로 특정한 state이 반복적으로 어떤 주기를 가지고 발생하면 카운터의 기능을 수행 할 수 있습니다. 비동기식 카운터와 동기식 카운터의 경우 특정한 state이 반복적으로 발생 하는..

  리포트 | 6페이지 | 1,500원 | 등록일 2023.03.21 | 수정일 2023.04.03

  다운로드 장바구니
• 

  홍익대학교 디지털논리실험및설계 2주차 예비보고서 A+

  1.1 NAND 게이트 7400, NOR 게이트 7402, XOR 게이트 7486의 datasheet를 확인하시오.우선 IC 칩들을 동작하게 하기 위해서 각각의 칩들에 Vcc와 GND를 몇 번 pin에 연결해야 하는지 확인해야 하고, 사용할 게이트 각각에 대해서..

  리포트 | 5페이지 | 1,500원 | 등록일 2023.03.21 | 수정일 2023.04.03

  다운로드 장바구니
• 

  광운대학교 전기공학실험 실험6. 논리조합회로의 설계 예비레포트 [참고용]

  논리게이트의 설계: 논리회로를 설계해야하는 문제가 주어지면 “어떠한 조건에서 어떤 동작을하는 회로를 구현해라.”로 주어지며, 이를 표로 나타내면 진리표가 된다. ... 실험 명논리조합회로의 설계2. 실험 개요논리게이트 조합을 통해 보다 복잡한 논리적 함수관계를 구하는 연습을 진행하며, 이를 통해 논리함수를 효율적으로 단순화 시킨다. ... 또한 조합논리회로 설계를 직접 해보며 가산기의 회로를 구현하고 반가산기와 전가산기의 기본 동작을 이해함으로써 논리회로 조작능력을 함양한다.3. 이론 조사3-1.

  리포트 | 12페이지 | 1,500원 | 등록일 2024.01.02

  다운로드 장바구니
• 

  (A+/이론/예상결과/고찰) 아주대 논리회로실험 설계계획서

  전문분야에서 발전하도록 도우며, 이 윤리 헌장을 준수하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일:과목명: 논리회로실험교수명 ... :조교명:분 반:학 번:성 명:전자공학부FPGA를 이용한 Up-Down Counter, Timer 설계1) 설계목표1-1. ... 카운터에 반전 기능(남은 수만큼 거꾸로 새는)을 추가하여 설계한다.2-2. 5분 타이머에 반전 기능(남은 시간만큼 거꾸로 새는)을 추가하여 설계한다.3.

  리포트 | 3페이지 | 1,500원 | 등록일 2021.10.24

  다운로드 장바구니
• 

  홍익대학교 디지털논리실험및설계 1주차 예비보고서 A+

  1. 실험 준비1.1 AND 게이트 7408의 datasheet를 읽는 법을 간단하게 서술하고 기본 실험 (1)의 회로를 어떻게 결선하여야 하는지 pin 번호를 이용하여 설명하시오.우선 AND 게이트 7408을 동작하게 하기 위해서 Vcc와 GND를 칩의 몇 번 pin..

  리포트 | 5페이지 | 1,500원 | 등록일 2023.03.21 | 수정일 2023.03.24

  다운로드 장바구니
• 

  홍익대학교 디지털논리실험및설계 3주차 예비보고서 A+

  대한 디코딩 게이트는 각각 (Y0, Y1, Y2, Y3)이고, 어떤 input 이냐에 따라서 특정 디코딩 게이트의 출력만 1이 되고 나머지는 0인 Active HIGH로 회로가 설계되었기

  리포트 | 5페이지 | 1,500원 | 등록일 2023.03.21 | 수정일 2023.04.03

  다운로드 장바구니
• 

  홍익대학교 디지털논리실험및설계 9주차 예비보고서 A+

  1.1 8-bit Serial-in Parallel-out Shift Register 74164의 datasheet를 확인하고 (MR)’의 역할에 대하여 설명하시오. 왜 입력이 A와 B로 나누어져 있는지 설명하시오.우선 8-bit Serial-in Parallel-ou..

  리포트 | 6페이지 | 1,500원 | 등록일 2023.03.21 | 수정일 2023.04.03

  다운로드 장바구니
• 

  홍익대학교 디지털논리실험및설계 5주차 예비보고서 A+

  1.1 4.1 기본 실험 (2)의 전가산기 [그림 2]는 반가산기 [그림 1] 두 개와 하 나의 OR 게이트로 이루어져 있다. [그림 2] 의 회로가 전가산기로 동작하는 원리를 설명하시오.전가산기는 2개의 입력 비트와 입력 캐리를 받아 합의 출력과 출력 캐리를 발생합니..

  리포트 | 5페이지 | 1,500원 | 등록일 2023.03.21 | 수정일 2023.04.03

  다운로드 장바구니
• 

  홍익대학교 디지털논리실험및설계 8주차 예비보고서 A+

  1.1 Gated D Latch의 동작에 대해 설명하시오.Gated D Latch의 경우 오직 하나의 입력 (D)과 EN 입력만을 가지고 있습니다. EN이 HIGH 일 때, D가 HIGH 면 Latch는 Set 상태이고 D가 LOW 이면 Latch는 Reset 상태입니..

  리포트 | 6페이지 | 1,500원 | 등록일 2023.03.21 | 수정일 2023.04.03

  다운로드 장바구니
• 

  홍익대학교 디지털논리실험및설계 6주차 예비보고서 A+

  1.1 ALU 74181의 datasheet을 읽고 네 자리 이진수의 덧셈을 74181을 이용 하여 어떻게 구현할 수 있는지 설명하시오.ALU 74181은 많은 기능들이 내장되어 있는데, 네 자리 이진수 (A3 ~ A0), (B3 ~ B0) 두 개의 입력에 대해서 어떤..

  리포트 | 4페이지 | 1,500원 | 등록일 2023.03.21 | 수정일 2023.04.03

  다운로드 장바구니
• 

  아날로그 및 디지털회로설계실습 실습7(논리함수와 게이트) 결과보고서

  설계실습 7. 논리함수와 게이트요약 : 이번 실험은 논리 게이트 소자를 가지고 다른 논리 게이트 회로를 구성하고 값을 관찰하고 비교하는 실험이다. ... 또 이 설계실습을 통하여 무엇을 배웠는가?이번 실험을 통해 논리 게이트 소자를 이용하여 다른 논리 게이트 회로를 설계하고 그 결과를 확인하여 진리표를 작성하는 것을 배웠다. ... 설계 실습 내용 및 분석7-4-1설계한 논리게이트 구현 및 동작(A) LOW(0) 값HIGH(1) 값, Vcc를 각각 0V, 5V, 5V로 설정한다.

  리포트 | 8페이지 | 1,000원 | 등록일 2020.09.24

  다운로드 장바구니
• 

  아날로그 및 디지털회로설계실습 실습7(논리함수와 게이트)예비보고서

  예비보고서(설계실습 7. 논리함수와 게이트)아날로그 및 디지털 회로 설계실습설계실습 7. 논리함수와 게이트7-1. ... 및 특성 분석(A) Vcc를 5V (논리값 1)에서 0V (논리값 0)으로 단계적으로 변화시켜서 NAND 게이트가 동작하는 최소 정격 전압을 구하는 설계 방법을 생각하고, 그 단계적 ... XOR 게이트 설계다음과 같이 설계한다.이처럼 다음 XOR 의 진리표 대로 나오는 것을 확인했다.입력출력입력 A입력 B출력 X0000111011104.

  리포트 | 12페이지 | 1,000원 | 등록일 2020.09.24

  다운로드 장바구니
• 

  A+ 중앙대 아날로그및디지털회로설계실습(결과)7. 논리함수와 게이트

  설계실습 내용 및 분석7-4-1 설계한 논리게이트 구현 및 동작(A) Low(0) 값, High(1) 값, Vcc를 각각 0V, 5V, 5V로 설정한다. ... )에서 0V (논리값 0)로 변화시켜서 논리함수의 입출력이 맞게 동작하는 최소 Vcc 전압을구한다. 74HC00 칩의 다른 NAND 게이트에 대해서도 같은 결과를 얻을 수 있었는가를 ... 논리함수와 게이트(학생이름, 학번, 학수번호, 실험조의 번호, 실험조원의 이름, 실험날짜, 제출날짜)요약 : 전자전기장비에 많이 사용되는 bandpass filter를 R,L,C를

  리포트 | 5페이지 | 1,000원 | 등록일 2022.09.10

  다운로드 장바구니
• 

  아날로그및디지털회로설계실습예비보고서7-논리함수와 게이트

  설계실습 계획서3.1 XNOR 게이트 설계 및 특성 분석(A) AND, OR, NOT 게이트를 사용하여 NAND, NOR, XOR 게이트의 기능을 갖는 회로도를 그리고, XNOR ( ... Exclusive NOR)의 진리표를 사용하여 AND, OR, NOT 게이트로 XNOR 회로도를 설계한다.- NAND : NAND 게이트는 AND 게이트의 출력을 NOT 게이트의 입력으로

  리포트 | 6페이지 | 1,000원 | 등록일 2020.03.29 | 수정일 2020.05.06

  다운로드 장바구니
• 

  (A+/이론/예상결과/고찰) 아주대 논리회로실험 설계결과보고서

  1) 설계목표 1. FPGA를 이용하여 5분 타이머를 설계한다. ... FPGA를 통해 설계한 타이머를 구현한다. 4. FPGA를 능숙하게 다룰 줄 안다.2) 설계 유의점 1. ... 반전 시킨 뒤, 남은 시간을 다운 카운팅 한다.3) 설계 내용1.

  리포트 | 10페이지 | 1,500원 | 등록일 2021.10.24 | 수정일 2021.10.26

  다운로드 장바구니