"아주대학교 논리회로실험" 검색결과 121-140 / 447건

• 

  [A+ 결과보고서] 아주대 논리회로실험 실험9 'RAM'

  했기 때문에 비교적 간단한 실험을 추려서 진행하였다. 9과에서는 실험2를 진행하였는데, IC를 이용하여 연결하는것이기 때문에 회로자체가 복잡하지 않아 실험을 진행하는데 있어서 큰 문제는 ... 실험9 결과보고서.실험목적-반도체 메모리의 기본적인 동작 원리를 알아보고 64비트 기억소자의 동작을 실험을 통해 확인한다. ... 실험결과●실험1은 생략●실험2 64-bit IC RAM1) 원하는 데이터 쓰고 읽기1*************011110-데이터를 쓰는 간단한 순서는 ME,WE를 OFF시키고 데이터를

  리포트 | 3페이지 | 1,000원 | 등록일 2015.03.27

  다운로드 장바구니
• 

  [A+ 결과보고서] 아주대 논리회로실험 실험8 'Counter'

  실험이 일찍 끝나야 했기 때문에 비교적 간단한 실험을 추려서 진행하였다. 8과에서는 실험1,2를 진행하였는데, 비록 실험은 각각 다르지만 회로구성에 있어서 거의 유사하여 실험1을 ... 사실 이 실험은 어떠한 양을 측정하는 실험이 아니고 단순히 회로도에 입력을 가했을 때, 생기는 결과가 명확히 정해져 있는 실험이므로, 실험값이 예비보고서와 이론적인 결과값이 같을 경우에는 ... ●예비보고서의 SPICE의 결과와 비교분석실험1 2단2진 카운터(비동기식)회로결과실험2 3진 카운터(동기식)-예비보고서 결과와 실제 실험결과와 이론적으로 나오는 결과값이 일치하였다.

  리포트 | 2페이지 | 1,000원 | 등록일 2015.03.27

  다운로드 장바구니
• 

  아주대 논리회로실험 프로젝트 FPGA를 통한 VHDL 구현 프로젝트 - 비밀번호

  Shifting function은 이미 프로젝트 이전 논리회로실험에서 구현해 본 바가 있다. ... 더불어 신호의 저장, shifting, 7 segment 등 기존 논리회로실험에서 실험한 내용들을 직접 구현시켜 관련 지식을 더 효과적으로 정립할 수 있었다. ... 떠오르지 않아 기능을 추가시키진 못하였고, 대신에 shifting function을 구현할 때 다양한 방법으로 수정 해 볼 수 있었다.이번 프로젝트를 통해 VHDL coding에 대해서도

  리포트 | 28페이지 | 3,500원 | 등록일 2016.07.09

  다운로드 장바구니
• 

  아주대 논리회로실험 counter 결과보고서

  논리회로실험 결과보고서실험8. counter실험 1) 2단 2진 Counter 비동기식 Counter- J-K F/F을 통한 2단의 2진 값을 AND 게이트를 이용하여 확인- 4개의 ... 실험1을 약간만 수정하면 쉽게 실험2번 회로를 구성할 수 있었기 때문이다. ... 또한 실험 2는 실험 1의 경우에서와 달리 A와 B가 1,1일 경우가 존재하지 않는 동기식 카운터이다.실험 3) 7-segment 표시기를 갖는 BCD Counter- 7490을 이용한

  리포트 | 9페이지 | 1,000원 | 등록일 2013.11.29

  다운로드 장바구니
• 

  아주대 논리회로실험 가산기, 감산기 예비

  논리회로 실험 예비보고서실험3. 가산기 & 감산기1. 실험 목적1)가산기와 감산기의 구조와 원리를 이해한다. ... -반가산기 구성XOR(IC 7486) gate 와 AND(IC 7408) gate 이용 하여 회로를 구성하고 각각의 모든 입력조합에서 올바른 결과 값을 얻을 수 있는지 확인하여 본다.실험2 ... -반가산기, 전가산기, 반감산기, 전감산기2)Logic gate를 이용하여 가산과 감산을 할 수 있는 회로를 설계해본다.3)가산기와 감산기의 동작을 확인한다.2.

  리포트 | 3페이지 | 1,000원 | 등록일 2013.11.29

  다운로드 장바구니
• 

  [A+ 예비보고서] 아주대 논리회로실험 실험2 'CMOS 회로의 전기적 특성'

  실험원리(1) Logic Levels & DC Noise Margins- 논리회로에서의 논리값은 1과 0의 두 종류뿐이지만, 실제로 소자에 걸리는 전압과 전류는 1,0처럼 고정된 값이 ... 실험목적- CMOS 회로의 전기적 특성을 이해하고 실험을 통해 동작을 확인한다.슈미트 트리거 인버터를 직접 동작해보고 이해한다.2. ... 실험방법실험 1) Inverter의 입출력 특성 확인회로를 구성한다VCC=4.5V, VIN=4.5V로 설정한다오실로스코프의 출력모드를 X-Y모드로 설정CH1의 값을 4.5-0으로 줄이며

  리포트 | 5페이지 | 1,000원 | 등록일 2015.03.27

  다운로드 장바구니
• 

  [A+ 결과보고서] 아주대 논리회로실험 실험2 'CMOS 회로의 전기적 특성'

  실험3은 CMOS의 입력값에 따른 p채널 n채널의 특성을 알아보고 실험4는 실제 회로도에서 입력과 출력 사이의 시간 간격에 대해서 실험한다. ... 고찰-실험 1에서는 일반적인 인버터의 입출력 특성에 대해서 알아보는것이고, 실험2는 슈미트 트리거 인버터의 입출력 특성에 대하여 알아보는 것이다. ... 되고, 반대로 입력이 Low일 때 출력은 High가 되는데 이때 N채널은 아주 큰 저항이되고 P채널은 아주 작은저항이되서 이때 인버터는 전류를 공급하는 sourcing이 된다.

  리포트 | 8페이지 | 1,000원 | 등록일 2015.03.27

  다운로드 장바구니
• 

  아주대 논리회로실험 실험결과2 CMOS 회로의 전기적 특성 결과보고서

  CMOS 회로의 전기적 특성 결과보고서● 실험 결과 분석실험 1 : Logic Levels & DC Noise MarginsVIN ( 4.5V → 0V ) 일때 VOUT ( 0V → ... SN74HC14 소자의 특성 비교를 통하여 Logic Levels 과 DC Noise Margins 의 개념과 각74HC04N 소자를 이용하여 CMOS 논리소자들의 내부에 있는 p채널의 ... 하지만 이러한 많은 오차속에서도 천이시간과 전달지연시간의 개념을 확실히 할 수 있었다.● 토의 및 고찰이번 실험은CMOS 회로의 전기적 특성실험으로 CMOS는 사실 정확히 배워본적이

  리포트 | 8페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

  다운로드 장바구니
• 

  아주대 논리회로실험 실험예비2 CMOS 회로의 전기적 특성 예비보고서

  실험 2. ... NMOS를 상보대 칭형으로 하여 만든 것을 의미함. ... 그래서 만든것이 cmos로서 소비전력은 작 으면서 노이즈에 강하고 속도는 훨씬 빨라짐.(2) Logic Levels & DC Noise Margins (DC특성)논리회로에서 사용하는

  리포트 | 7페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

  다운로드 장바구니
• 

  [아주대] 논리회로실험 7장 결과(Shift Register)

  공급전류원은 5V DC 전압을 사용했다.< 실험 1 >< 실험 1 > 회로도실험 결과 구성한회로 사진위와 같이 회로를 구성하였다. ... 그러므로 시프트 레지스터는 직렬-병렬 데이터 변환기 혹은 병렬-직렬 데이터 변환기가 됨을 알 수 있었다.< 실험 3 >< 실험 3 > 회로도실험 3에서는 실험2와 똑같은 회로에서 마지막 ... 를 이용하여 위와 같이 회로를 구성해보는 실험이었다.

  리포트 | 6페이지 | 2,000원 | 등록일 2013.09.25

  다운로드 장바구니
• 

  [아주대] 논리회로실험 1장 결과(Basic Gates)

  우리는 이 비슷한 회로 4개를 논리연산 입력 값을 바꾸어 실험하여 각각 논리연산에 알맞은 결과를 얻을 수 있었다.2번 실험은 2-input AND gate, inverter, 2-input ... OR gate소자들을 이용하여 2개의 입력으로 3개의 출력이 나오는 회로를 구성하고 결과 값이 논리연산에 맞게 제대로 나오는가를 보는 실험이었다.실제 회로는 총 세 개의 IC소자를 ... 변수로 인해 생긴 오차들의 시행착오를 충분히 했기 때문에 2번 실험에서는 큰 문제없이 논리 연산에 맞는 출력 값을 얻을 수 있었다.< 2번 실험의 구성 회로 >LED의 불이 들어왔을

  리포트 | 5페이지 | 2,000원 | 등록일 2013.09.15

  다운로드 장바구니
• 

  [A+ 예비보고서] 아주대 논리회로실험 실험7 'Shift Register'

  실험7 예비보고서1.실험목적-시프트 레지스터에 대한 동작과 원리를 이해한다. ... 실험예상값 SPICE실험 1 - 6bit shift right register실험 2 - 5bit shift right register실험 3 - shift right circulating ... -n-bit 시프트 레지스터를 직접 실험해보고 시프트되는 과정을 관찰한다.2.실험이론●시프트레지스터-시프트 레지스터는 데이터 저장능력을 가지고있는 n개의 연결된 플립플롭으로써, 클럭

  리포트 | 4페이지 | 1,000원 | 등록일 2015.03.27

  다운로드 장바구니
• 

  [A+ 예비보고서] 아주대 논리회로실험 실험1 'Basic Gates'

  실험목적- 여러 가지 논리 게이트를 이해한다.- 논리회로 구성법칙을 이해한다- Boolean Eqs, De Morgan's law 이해2. ... 실험 결론이번 실험은 기본적인 논리게이트들을 간단하게 회로구성 한 후 입력을 주어 얻는 출력 값을 토대로 진리표를 작성하여 이해하는 실험이다. ... ●실험 2(1) 그림과 같이 회로를 구성한 후 input A, B에 대한 output X, Y, Z의 값을 측정하고 진리표를 작성한다.4.

  리포트 | 4페이지 | 1,000원 | 등록일 2015.03.27

  다운로드 장바구니
• 

  [A+ 결과보고서] 아주대 논리회로실험 실험7 'Shift Register'

  실험진행시 회로를 올바르게 구성했다는 것 밖에 분석할 수 없는것같다.실험 2 - 5bit shift right register회로구성1. ... -n-bit 시프트 레지스터를 직접 실험해보고 시프트되는 과정을 관찰한다.2.실험결과실험 1 - 6bit shift right register회로구성1. ... 플립플롭을 이용하는 실험이기 때문에 회로를 완벽하게 구성하는 것 외에 동작하기 위한 순서도 중요한 실험이었다.

  리포트 | 9페이지 | 1,000원 | 등록일 2015.03.27

  다운로드 장바구니
• 

  [A+ 결과보고서] 아주대 논리회로실험 실험1 'Basic Gates'

  실험에 대한 고찰이번실험은 논리값 1, 0을 인풋하여 다양한 gate를 거친 아웃풋을 확인하는 실험으로써 간단한 실험이지만, 앞으로 논리회로실험을 할 때 중요한 내용을 포함하는 실험이었다 ... 실험의의- 기본적인 logic gates(AND, OR, NOT, NAND, NOR, XOR)에 대해서 이해하고 이러한 gate들로 구성된 logic 회로에서의 Boolean equation과 ... 하지만 회로를 구성하는 과정이 실험1과 다르게 조금 복잡했는데, 전선이 복잡하게 있으니까 실수를 할 가능성이 높을거라는 생각을 들었다.

  리포트 | 4페이지 | 1,000원 | 등록일 2015.03.27

  다운로드 장바구니
• 

  [아주대] 논리회로실험 7장 예비(Shift Register)

  >위와 같이 J-K 플립플롭소자를 이용하여 6bit 시프트 레지스터 회로를 구성하고 clock신호에 따른 데이터의 이동을 관찰한다.< 실험2 >시프트 레지스터 소자인 74HC96소자를 ... 이용하여 위와 같이 회로를 구성하고 clock generator를 사용하여 데이터의 이동을 관찰한다. ... 레지스터를 구성하고 출력 값을 관찰한다.EXPECTING RESULTS< 실험1 >실험1에서는 clear 입력을 넣어주어 레지스터를 모두 0상태로 만든 후 처음 두 플립플롭 소자의

  리포트 | 6페이지 | 2,000원 | 등록일 2013.09.25

  다운로드 장바구니
• 

  [아주대] 논리회로실험 2장 결과(CMOS 회로의 전기적 특성)

  , CH2는 인버터를 6번 거친 신호이므로 두신호의 차이는 4T _{PD}일 것이라 예상했다.전달 지연은 논리회로에 안정되고 유효한 신호가 입력되는 순간부터 논리 회로가 안정되고 유효한 ... 실험 결과 입력이 1.5V ~ 3.5V일 때는 노이즈가 발생하여, High나 Low 논리 값으로 정의할 수 없는 출력 값이 나오게 되어 처음 예상했던 결과가 나왔다.< 실험 2 >회로도실제 ... 실험 사진예상 실험 결과 값실제 결과 값실험 2의 회로는 실험 1과 동일하고, IC소자만 바꿔주면 되는 회로라 구성하기 편했다.

  리포트 | 7페이지 | 2,000원 | 등록일 2013.09.15

  다운로드 장바구니
• 

  [아주대] 논리회로실험 2장 예비(CMOS 회로의 전기적 특성)

  등 실제 CMOS회로에서의 소자들의 특성을 실험을 통해서 직접 관찰하고 그 이유를 알아본다.RESUME OF THEORYLogic levels & DC noise margins논리 ... 결과를 예상해보면 옆 그림과 같은 모양이 관찰될 것이며 입력이 1.5V ~ 3.5V일 때는 High나 Low 논리 값으로정의할 수 없는 출력 값이 나올 것이다.실험2)schmitt-trigger ... 구성하고 ch1의 전압 값을 천천히 올려가며 오실로스코프의 입출력 전압 값을 관찰하고 다시 천천히 내려가며 관찰한다.실험2)위 회로를 bread board에 구성하고 역시 ch1의

  리포트 | 9페이지 | 2,000원 | 등록일 2013.09.15 | 수정일 2013.09.25

  다운로드 장바구니
• 

  아주대학교 논리회로실험 예비8소스

  목적=> 플립플롭을 이용한 반도체 memory의 논리 회로도를 알아봄으로써 기본구조와 기본적인 동작 원리를 익히고, 이를 바탕으로 메모리의 응용인 MSI(TTL) 64-bit 기억 ... 그러나 플래시 롬에 비해 속도가 매우 빠르고 SRAM에 비해 대용량에 유리하다. ... 소자의 구조와 동작원리를 실험을 통해직접 확인한다.2.

  리포트 | 3페이지 | 1,500원 | 등록일 2008.11.27

  다운로드 장바구니
• 

  아주대 논리회로실험 실험결과4 멀티플렉서와 디멀티플렉서(Multiplexer & Demultiplexer)

  실험1의 멀티플렉서 보다는 회로구성이 간단해서 실험 진행이 매우 빨랐고 결과값도한번에 나와 실험1에 비해 매우 적은 시간만에 실험을 완료할 수 있었다. ... 수행하는 회로로 동작했고 4x1 멀티플렉서 IC인 74HC153를 이용한 실험은 소자 1개를 이용하여 같은 기능을 수행하는 것을 확인 하였는데 이는 회로도 매우 간단했으며 진행하는 ... 1x4 디멀티플렉서를 구성하여 결과를 확인해 보고 1x4 디멀티플렉서 IC인 74HC139를 이용하여 회로를 구성하여 결과를 확인해 보는 실험이 었다.

  리포트 | 7페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

  다운로드 장바구니