"FSM 회로" 검색결과 141-153 / 153건

• 

  연세대 전기전자 기초실험 프로젝트 - 4층 엘리베이터 컨트롤러 설계(Verilog 설계)

  이 프로젝트 보고서는 교재에 제시된 예비보고서와 결과보고서에 있는 문항에 기초하여 작성하였고 뒤에는 FSM 상태천이표와 상태도, 엘리베이터 컨트롤러 verilog code, 그리고 ... Mux는 Multiplexer의 약자로 입력된 다수개의 신호 중 어느 하나의 입력신호를 선택하여 출력회로로 내보내 주는 기능의 데이터 선택 논리회로이다. ... 즉, 어느 하나만 “1”이 되면 결과가 “1”이고, 모두 “0”이 되면 결과가 “0”이 되는 회로이다.

  리포트 | 15페이지 | 3,000원 | 등록일 2007.12.30

  다운로드 장바구니
• 

  VHDL코드를 이용한 spartan-3 보드구현(spartan 보드 사용법)

  그리고 합성이라고 하는 말은 VHDL로부터 논리 회로도를 추출하는 과정이다. ... One-Hot encoding 방법은 유한상태 머신(FSM : Finite State Machine)에서 상태를 나타내는 경우에 많이 이용되는 방법이다.PRELABDescribe general ... 실험에서는 Xilinx ISE 9.2i프로그램 설치 및 프로그램 조작법에 대한 능력을 기르는 것에 초점을 맞추고, Xilinx ISE 9.2i프로그램을 사용하여 VHDL을 이용한 디지털 회로

  리포트 | 29페이지 | 3,000원 | 등록일 2008.06.01

  다운로드 장바구니
• 

  [공학]변조방식의 이해

  cos22fsm (단, fsm : 신호파의 최대주파수)? ... t)③ 주파수 변조 회로ⓐ 직접 FM 방식- 정의발진 회로의 발진 주파수를 신호파의 진폭에 비례해서 직접 변화시키는 방법- 구성발진 회로의 발진 주파수를 변화시키는 방법. ... 이것들은 각각 반송파 억압방식 ·단측파대 방식 ·잔류측파대방식(텔레비전 방송의 음성변조) 등이라 한다.① 진폭 변조의 특징장점 : 회로가 간단하다, 비용이 적게 든다.단점 : 전력

  리포트 | 20페이지 | 2,000원 | 등록일 2006.12.25

  다운로드 장바구니
• 

  7-segment를 이용한 디지털시계(verilog HDL)

  이론(1) FSM (Finite State Machine)그림 1 무어머신 구현도이번 프로젝트에는 FSM 중에서 무어머신을 이용하였다. ... 논리회로실험Term project 4제목: 7- Segment를 이용한 디지털 시계목표: Training Kit에서 지원하는 1MHz 수정발진기의 출력 및 7- Segment를 사용한 ... 이와 다른 상태머신으로는 밀리 머신이 있고, 밀리 머신은 현재 상태와 입력 값에 의해 출력 값이 결정된다.(2) 7- Segment 제어기7- Segment는 디지털 회로에서 숫자를

  리포트 | 11페이지 | 3,500원 | 등록일 2005.03.30

  다운로드 장바구니
• 

  베릴로그를 이용한 FSM(Finite State Machine) 및 자판기 설계

  논리회로실험FSM(Finite State Machine)및 자판기 제어기 설계1. ... state가 변화하면 data_in에 따라서 next_state가 정해지고, 그와 같이 data_out도 변하는 것을 볼 수 있었다.3.결과 토의 사항1) 밀리머신과 무어머신을 이용한 회로들을 ... next_state=st0;1: next_state=st0;endcasedefault: next_state=st0;endcase // 현재 상태에 따른 case문 종료end // fsm

  리포트 | 14페이지 | 3,000원 | 등록일 2005.03.30

  다운로드 장바구니
• 

  [Flowrian] 신호등 제어 회로의 Verilog 설계 및 시뮬레이션 검증

  Verilog 설계 및 시뮬레이션 검증Verilog 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다. ... .- 타이머 : RT 수준 Verilog 설계 및 시뮬레이션 검증- 신호등 제어 유한상태머신 : RT 수준 Verilog 설계 및 시뮬레이션 검증- 최상위 신호등 제어 회로 : 구조수준

  리포트 | 16페이지 | 1,500원 | 등록일 2011.10.03

  다운로드 장바구니
• 

  자판기설계

  구현하기 전에 각 입력을 edge 순간에만 입력값이 들어가도록 하기위해서 edge detector를 사용하였다.이를 회로 maxplus2를 이용해서 회로를 구현하였다.특별히 사용한 ... 구현하기 전에 각 입력을 edge 순간에만 입력값이 들어가도록 하기위해서 edge detector를 사용하였다.이를 회로 maxplus2를 이용해서 회로를 구현하였다.특별히 사용한 ... 여기에는 edge detector를 이용하여 edge 순간에만 입력값을 받아드리게 하는것에 주안점을 두고 과제에 spec에 맞도록 회로를 구현하였다.

  리포트 | 8페이지 | 2,500원 | 등록일 2007.06.07

  다운로드 장바구니
• 

  [디지털] VHDL 강좌15

  FSM은 state 변수를 기억하는 레지스터 블록과 state 변수의 천이를 표현하는 함수와 출력 값을 결정하는 조합논리 회로로 구성된다.State Machine은 크게 Mealy ... 디지털 하드웨어를 설계할 때 제어신호를 생성하는 제어기는 FSM을 규정되며 FSM의 동작표현은 state transition diagram 또는 state transition table ... isport ( x, clk : in std_logic;z : out std_logic);end fsm1;architecture rtl of fsm1 istype state is

  리포트 | 16페이지 | 1,000원 | 등록일 2001.11.11

  다운로드 장바구니
• 

  [전자회로]VHDL을 이용한 엘레베이터 설계

  Elevator 설계 개요.설계에 사용된 회로Latch 회로 State 회로Latch 회로(1)f(4 downto 0) : floor select button f_lat(4 downto ... 0) : latch enable signal f_dis(4 downto 0) : latch disable signalLatch 회로(2)f(x)f_lat(x) = '1'f_dis( ... x) = '1'f_lat(x) = '0'f_dis(x) = '0'x층에 도달 후State 회로(1)f_led(4 downto 0): 층을 LED로 출력 down_en: elevator

  리포트 | 8페이지 | 3,000원 | 등록일 2003.11.13

  다운로드 장바구니
• 

  16bit 동기 카운터 설계 UP & DOWN COUNTER

  16bit 동기 UP & DOWN COUNTER를 설계하라.- 전자공학과 2004144064 최민수 -1. J-K F/F의 여기표Q(before)Q(after)JK000X011X10X111X02. 상태 다이어그램x =x =100*************1101000101..

  리포트 | 6페이지 | 1,000원 | 등록일 2007.11.26

  다운로드 장바구니
• 

  [디지털] VHDL 강좌11

  그리고 앞으로 계속할 내용을 미리 살펴보면 ALU, FSM(Finite State Machine), VHDL Synthesis에 대한 종합적인 이해, 전자 시계, 그리고 각종 VHDL을 ... 사용한 응용 회로 등을 살펴보기로 할 것입니다. ... 소식이죠.오늘은 순차회로의 대표적인 경우는 Counter가 있습니다.

  리포트 | 13페이지 | 1,000원 | 등록일 2001.11.11

  다운로드 장바구니
• 

  변조(Modulation), 복조(Demodulation)에 관해

  B=2fsm (단, fsm : 신호파의 최대주파수)⑥ 피변조파의 전력a. 반송파 전력 :b. 상측파 전력 :c. 하측파 전력 :d. 피변조파 전력 :e. ... 컬렉터 변조회로(직선변조회로) → C급 증폭으로 동작a. ... [1] 표본화의 PAM 변조 회로① 원래의 신호를 표본화 하는 회로는 그대로 PAM 변조 회로가 된다.[2] 펄스 폭 변조① 신호파에 톱날파를 가해서 이것을 일정한 레벨로 자른 다음

  리포트 | 12페이지 | 1,000원 | 등록일 2000.11.01

  다운로드 장바구니
• 

  [편입준비]연대편입 필기에서부터 면접까지 대비전략 (컴퓨터과합격생)

  중요내용 : 부울대수, 플립플롭, fsm◆ 좋은 책 : 'vhdl설컴퓨터 과학 총론에 나온 그대로를 쓰면 된다. ... 가능하다면 연세대 교과목중 컴퓨터시스템의 pt자료를 구해서 보면 공부해야할 부분에 대해 명확하게 알수 있을 것이다.(4) 논리회로 :◆ 출제경향 : 02년도 이후로 미출제◆ 단원별

  시험자료 | 19페이지 | 10,000원 | 등록일 2005.01.26

  다운로드 장바구니