"디지털 회로 실험" 검색결과 161-180 / 8,683건

• 

  홍익대_디지털논리회로실험_3주차 예비보고서_A+

  디지털 논리실험 및 설계 3주차 예비보고서실험 준비1.1 기본 실험 (1)의 회로가 2-bit 복호기인 이유를 설명하시오.기본 실험 (1)의 회로는 입력 A,B를 받아 Y0, Y1, ... 이 경우에 n = 2이기 때문에 2-bit 복호기라 볼 수 있다.1.2 기본 실험 (2)의 회로가 2-bit 부호기인 이유를 설명하시오.부호기는 복호기의 반대라고 생각할 수 있다. ... 위 회로는 부호기의 정의에 들어맞는다.1.3 기본 실험 (3)에서 7을 표시하기 위한 입력 ABCD가 무엇인지 설명하시오.7은 2진수로 0111이므로 D에는 0을 C, B, A에는

  리포트 | 6페이지 | 1,500원 | 등록일 2024.05.15

  다운로드 장바구니
• 

  홍익대_디지털논리회로실험_9주차 예비보고서_A+

  디지털 논리실험 및 설계 9주차 예비보고서실험 준비1.1 8-bit Serial-in Parallel-out Shift Register 74164의 datasheet를 확인하고 의 ... Q1, Q2는 각각 Q2, Q3에 출력된다.2.2 기본실험 (2)기본실험(1)에서 만든 회로의 원리대로 8개의 D Flip-flop을 이어 붙인 것이 74164 칩이다. ... (2)에서 초기화 하는 과정을 자세히 서술하시오.응용실험 (2)의 회로는 D Flip-flop 4개를 이용하여 만든 링 카운터이다.

  리포트 | 6페이지 | 1,500원 | 등록일 2024.05.15

  다운로드 장바구니
• 

  홍익대_디지털논리회로실험_7주차 예비보고서_A+

  디지털 논리실험 및 설계 7주차 예비보고서실험 준비1.1 S-R Latch와 - Latch의 동작에 대해 설명하시오.Latch란 1비트의 정보를 저장할 수 있는 회로이다. ... 위 회로에선 invaild하다고 할 수 있다.= (0, 1)일 때 0이 입력되는 NAND게이트의 출력은 무조건 1이므로 다른 NAND게이트의 출력은 0이 된다. ... 그러므로 실험 결과는 기본 실험(3)과 똑같이 나올 것이다. 이때 NOT게이트에 의한 딜레이가 부족하다면 NOT게이트를 홀수개로 늘리며 실험을 계속하면 될 것이다.

  리포트 | 7페이지 | 1,500원 | 등록일 2024.05.15

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 10주차 결과보고서

  실험목적1) Digital-to-analog 변환(DAC)- Digital 신호를 analog 신호로 반환하는 회로의 동작 원리를 이해한다.- DAC IC(DAC0808)의 구동 방법을 ... 배경이론 및 실험방법DAC는 이진수 체계로 표현된 디지털 신호를 상응하는 아날로그 전압으로 전환하는데 사용되는 소자로, 이 소자는 집적회로의 형태로 공급되고 있는데, 그 기능을 파악하기 ... R-2R ladder circuit를 이용해 DAC를 나타낼 수 있는데, 회로는 다음과 같다.이 회로는 R과 2R의 크기를 갖는 저항들을 사다리형태로 배열하고 입력되는 4-bit 디지털

  리포트 | 12페이지 | 1,000원 | 등록일 2021.10.02

  다운로드 장바구니
• 

  홍익대_디지털논리회로실험_6주차 예비보고서_A+

  디지털 논리실험 및 설계 6주차 예비보고서실험 준비1.1 ALU 74181의 datasheet을 읽고 네 자리 이진수의 덧셈을 74181을 이용하여 어떻게 구현할 수 있는지 설명하시오.ALU ... 1(2)를 구현한 것이다.1011(2) – 0101(2) – 1(2) = 0101(2) 이므로 (F3, F2, F1, F0) = (1, 0, 1, 0)이 출력될 것이다.1.5 응용실험 ... (F3, F2, F1, F0) = (0, 0, 0, 1)이 출력될 것이다.이 기능을 사용하기 위해서는 (M,S3,S2,S1,S0,Cn)에 (0,0,0,0,1,0)을 입력해야 한다.실험

  리포트 | 7페이지 | 1,500원 | 등록일 2024.05.15

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 3주차 - Decoders and Encoders

  이 간단 하지만 큰 실수를 통해 회로 실험에서는 하나하나 꼼꼼히 실험 환경을 준비해야 한다는 것 을 알 수 있었다. ... 그리고 STEP 1~3의 경우 가장 기초적이고 간단한 실험임에도 불구하고 다른 실험의 배로 시간이 걸렸는데, 이는 Cmod S6에 내장된 버튼을 PlanAhead에서 ... 이러한 실수는 이전 실험에서도 겪었었던 만큼 더욱 주의를 기울여야 한다는 것을 알 수 있었다.

  리포트 | 16페이지 | 1,500원 | 등록일 2024.08.17

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 5주차 결과보고서

  배경이론 및 실험방법비교회로(Comparator)는 두 binary 수의 비교를 통해 판단하는 회로이다.Adder(가산회로)는 두 개의 1-bit를 더해 2-bit의 합을 출력한다. ... 실험목적1) Exclusive-OR회로를 이용한 비교회로의 구현 및 동작원리 이해2) 기본 gate를 이용한 half-adder 및 full-adder의 구현 및 동작원리 이해-ISE를 ... 실험은 XOR를 이용해 Comparator를 구현해보고 그 동작을 확인한다. 또한 FPGA에 내장 되어있는 소자인 COMPM4를 이용해 그 기능을 확인한다.

  리포트 | 13페이지 | 1,000원 | 등록일 2021.10.02

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 3주차 결과보고서

  배경이론 및 실험방법회로를 수식으로 나타낼 때 직접적으로 최소화하는 것은 비효율적이다. 더 효율적인 방법의 예는 Karnaugh map이 있다. ... 이 소자의 경우, 한번에 한개의 요청에 대해서만 동작하는데, 복수의 요청이 동시에 들어오는 경우를 대비해 각 입력에 우선 순위를 할당해 놓는다.실험은 주어진 회로를 브래드보드에 나타낸 ... Decoder는 하나의 code체계를 다른 code 체계로 변환하는 논리회로이다.

  리포트 | 8페이지 | 1,000원 | 등록일 2021.10.02

  다운로드 장바구니
• 

  디지털 논리회로 실험 7주차 JK-FlipFlop 결과보고서

  디지털 논리회로 설계 및 실험결과보고서주제 : JK FlipFlop소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교님제출 일자: 20XX년 X월 XX일 X요일X조 ... LED는Q와bar { Q} 모두 불이 들어왔지만 논리상으로는 유효하지 않는 것을 알 수 있었다. 4.1.2 실험에서는 Gated S-R Latch 회로를 구성해보았는데 이 회로는 ... . 4.1.1 실험에서는 NAND 게이트를 활용한bar {S }- bar{R} Latch 회로를 구성해보았다.

  리포트 | 11페이지 | 2,000원 | 등록일 2021.04.22

  다운로드 장바구니
• 

  디지털 논리회로 실험 7주차 JK-FlipFlop 예비보고서

  디지털 논리회로 설계 및 실험예비보고서주제 : JK FlipFlop소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교님제출 일자: 20XX년 X월 XX일 X요일X조 ... 실험 이론디지털 시스템에서 클럭 (clock) 신호에 의해 각종 논리신호가 동작되는데, 플립플롭 역시 이 신호에 동기 되어 동작한다. ... 실험 준비1) S-R Latch와bar {S }- bar{R} Latch의 동작에 대해 설명하시오.: SR NOR 래치(S-R Latch)는 가장 단순한 순차회로입니다.

  리포트 | 10페이지 | 1,500원 | 등록일 2021.04.22

  다운로드 장바구니
• 

  디지털 논리회로 실험 1주차 기본 논리 게이트 결과보고서

  디지털 논리회로 설계 및 실험결과보고서주제 : 기본 논리 게이트 (AND, OR, NOT Gate)소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교님제출 일자 ... B를 뜻하는 회로였다. 위의 회로로 실험한 결과, 논리값은 A?B의 진리표와 같은 값이 나왔다. ... 응용하여 NOR 게이트 회로를 구성해보는 실험이다.

  리포트 | 11페이지 | 2,000원 | 등록일 2021.04.22

  다운로드 장바구니
• 

  디지털 논리회로 실험 8주차 D-FlipFlop 결과보고서

  디지털 논리회로 설계 및 실험결과보고서주제 : D-FlipFlop소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교님제출 일자: 20XX년 X월 XX일 X요일X조 ... 실험에서는 순서회로인 Latch와 Flip-Flop 중 Gated D Latch와 D FLIP-FLOP, T FLIP-FLOP에 대해 알아보고 이를 응용한 회로를 구현해보았다. 4.1.1 ... 이 회로에서는 CLK가 HIGH가 될 때 Q의 값이 이전의 값의 보수값을 취하는 것을 확인 할 수 있다.2. 실험 결과 분석Gated D Latch를 결선하는 실험이다.

  리포트 | 9페이지 | 2,000원 | 등록일 2021.04.22

  다운로드 장바구니
• 

  디지털 논리회로 실험 1주차 기본 논리 게이트 예비보고서

  디지털 논리회로 설계 및 실험예비보고서주제 : 기본 논리 게이트 (AND, OR, NOT Gate)소속: 공과대학 전자전기공학부수업: 수2,3 XXX 교수님 XXX 조교님제출 일자: ... High와 Low로 이루어진 Digital signal을 Input으로 넣었을 때 이것들을 조합하여 우리가 원하는 Output Digital signal을 만들 수 있는 회로이다. ... 만약 연결이 안 되어 있을 경우 회로의 전압이 흐르지 않아 원하는 실험값이 나오지 않으므로 실험 전 반드시 회로에 VCC와 GND를 연결해야 할 것) 스위치 1번에 점퍼선을 연결하여

  리포트 | 8페이지 | 1,500원 | 등록일 2020.09.19 | 수정일 2020.09.24

  다운로드 장바구니
• 

  디지털 회로 실험 및 설계 - 기본 논리 게이트(Gate) 및 TTL, CMOS I.F 실험 2

  디지털회로실험및설계 결과 보고서 #1( 기본 논리 Gate 및 TTL, CMOS I/F 실험 )과 목담당교수제 출 일학 번이 름1. ... 회로도, 이론값, 실험결과실험 1) 전압 Level 측정실험 : 입력전압 변화에 따른 출력전압의 상태를 측정하고 기록하시오.이론값)입력전압0.0V0.5V1.0V1.5V2.0V2.5V3.0V3.5V4.0V4.5V5.0V출력전압4.4V4.4V3V0V0V0V0V0V0V0V0V논리레벨HHLLLLLLLLL실험결과 ... 실험하며 측정했던 전류의 값도, 디지털 멀티미터에 표시된 계속해서 바뀌는 전류의 값에서 소수점 한 ~두자리까지만 보고 대략적인 값을 측정한 것이다.- 둘째로, 점퍼선에서도 저항은 존재한다는

  리포트 | 14페이지 | 3,000원 | 등록일 2023.09.22

  다운로드 장바구니
• 

  디지털 회로 실험 및 설계 - 부울대수와 카르노맵, RS Flip Flop 실험 1

  디지털회로실험및설계 예비 보고서 #2( 부울대수와 카르노맵, RS Flip-Flop 실험 )과 목담당교수제 출 일학 번이 름1. ... 플립플롭- 플립플롭은 전원이 공급되면 1 또는 0의 출력이 유지되는 디지털 회로이다. ... 묶는 방법에 따른 차이를 실험으로 확인한다.⑤ RS 플립플롭의 회로 구성과 동작을 실험한다.2.

  리포트 | 10페이지 | 3,000원 | 등록일 2023.09.22 | 수정일 2023.09.24

  다운로드 장바구니
• 

  디지털 회로 실험 및 설계 - 부울대수와 카르노맵, RS Flip Flop 실험 2

  디지털회로실험및설계 결과 보고서 #2( 부울대수와 카르노맵, RS Flip-Flop 실험 )과 목담당교수제 출 일학 번이 름1. ... 회로도, 이론값, 실험결과실험 1) 다음 회로를 시뮬레이션하고 표를 완성하라. ... 실험하며 측정했던 전류의 값도, 디지털 멀티미터에 표시된 계속해서 바뀌는 전류의 값에서 소수점 한 ~두자리까지만 보고 대략적인 값을 측정한 것이다.- 둘째로, 점퍼선에서도 저항은 존재한다는

  리포트 | 14페이지 | 3,000원 | 등록일 2023.09.22

  다운로드 장바구니
• 

  기초회로디지털실험 신호등 설계 (좌회전 가능 4거리 신호 제어 회로) 빵판 구현

  리포트 | 15페이지 | 1,900원 | 등록일 2023.07.19

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 - 실험 8. Multiplier Design 결과 보고서

  디지털논리회로실험(EEE2052-01)서강대학교 전자공학과2017년 2학기 결과레포트실험8. Multiplier Design1. ... 실험개요1) 4비트 곱셈기의 구조와 원리를 이해한다.2) 팀 단위로 디지털 회로 설계하는 방법을 이해 한다2. 퀴즈 답안지 및 정답-퀴즈 없음3. 실험노트-실험 노트 없음4. ... 이 것은 회로가 단순하고 직관적인 장점이 있지만, partial product가 많아 연산 속도가 느리고 음수의 곱셈은 불가하다는 단점이 있었다.

  리포트 | 4페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

  다운로드 장바구니
• 

  (기초회로 및 디지털실험) 16진 동기 및 비동기 카운터 설계

  [비동기식 카운터]실험을 하기 전에 MAXPLUS II 라는 프로그램을 사용하여 회로를 먼저 구성한다. ... 실험을 통해 동작결과를 검증한다.3번 회로도에서 동작결과를 보면 첫 번째 회로는 동기식 카운터로써 모든 플립플롭이 하나의 공통된 클록신호에 의해 구동되고 모든 플립플롭이 같은 시간에 ... [동기식 카운터]실험을 하기 전에 MAXPLUS II 라는 프로그램을 사용하여 회로를 먼저 구성한다. 2진수를 뜻하는 출력 4개로 16진수를 나타내며, 동기식 카운터이므로 모든 플립플롭이

  리포트 | 7페이지 | 1,500원 | 등록일 2021.07.13 | 수정일 2022.02.16

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 7주차 - Counter와 State Machine 설계

  실험 목적비동기/동기 Counter의 구조와 동작원리를 이해한다. ... 우선 동기 직렬 Counter는 FF의 입력이 이전 FF의 입력과 출를 세는 것처럼  개의 상태를 반복적으로, 차례대로 출력하는 순차 논리회로로서, 보통 n개의 flip-flop을 ... 실험 이론● CountersCounter는 일정한 주기를 가지고 0과 1의 신호를 반복하는 Clock 신호에 따라 0부터   까지, 혹은   부터 0까지 숫자 병렬 Counter로

  리포트 | 32페이지 | 1,500원 | 등록일 2024.08.17

  다운로드 장바구니