"or gate" 검색결과 161-180 / 2,233건

• 

  차세대메모리 반도체(MRAM, PRAM, RRAM) 발표자료

  higher 10mA or higher Stand-by current 100㎂ 1㎂ or lower 1㎂ or lower 1㎂ or lower Cost 2 5 1 3 4 차세대 메모리 ... 에 Tunneling Oxide, Floating Gate, Control Gate 로 구성 • Cell 을 한 에너지 • 집적도가 높아짐에 따른 간섭현상 * 이미지 출처 : Avalanche ... ❖ DRAM 의 한계 • 휘발성 메모리 반도체 • 데이터 유지를 위한 리프레시 동작 * 이미지 출처 : velogNAND FLASH MEMORY 구조 동작원리 • Control Gate

  리포트 | 20페이지 | 1,500원 | 등록일 2023.03.08

  다운로드 장바구니
• 

  논리회로및실험 레포트

  docId=2835924" NAND 게이트 [NAND gate] (두산백과)(2) NOR 게이트OR 게이트와 반대로 부정 논리합을 구현한 디지털 논리 회로의 일종으로, [그림]의 표준 ... 실습목표: and,or,not 게이트만을 사용하여 xor게이트를 구현한다.2. ... docId=2835923" NOR 게이트 [NOR gate] (두산백과)(3) XNOR 게이트XNOR게이트는 게이트들의 조합으로 만들 수 있지만, 많은 응용회로에서 중요하게 사용되므로

  리포트 | 4페이지 | 1,000원 | 등록일 2024.07.14 | 수정일 2024.07.20

  다운로드 장바구니
• 

  아주대 논리회로실험 실험6 Latch & Flip-Flop 예비보고서

  , health and welfare of the public, and to disclose promptly factors that might endanger the public or ... the environment;2. to avoid real or perceived conflicts of interest whenever possible, and to disclose ... them to affected parties when they do exist;3. to be honest and realistic in stating claims or estimates

  리포트 | 10페이지 | 1,000원 | 등록일 2021.05.07 | 수정일 2021.07.23

  다운로드 장바구니
• 

  디지털공학개론_1. NAND 게이트 예를 들어 자세히 설명하세요 2. NAND 게이트를 사용하는 이유를 설명하세요 3. NAND와 NOR 게이트로 회로를 구성하는 경우가 많습니다. 이유와 무엇 때문에 이렇게 구성하는지에 대해서 논하세요

  또한 AND와 OR로는 NOR, NAND를 만드는 것이 불가하다. 하지만 NAND와 NOR은 조합을 시키면 모든 GATE를 만드는 것이 가능하다. ... 그래서 이 둘을 더 많이 사용을 하고, 두 가지의 GATE를 Universal GATE라고 한다. ... 이유와 무엇 때문에 이렇게 구성하는지에 대해서 논하세요.NAND와 NOR게이트를 사용을 하는 이유는 AND 또는 OR 게이트보다 비교적 빠르고, 더 적은 부품을 사용하여 어떠한 논리

  리포트 | 6페이지 | 3,000원 | 등록일 2022.07.08

  다운로드 장바구니
• 

  아날로그 및 디지털회로설계실습 실습9(4-bit Adder 회로 설계)예비보고서

  실습 준비물부품저항 330Ω, 1/2W, 5%10개Inverter 74HC046개NAND gate 74HC003개NOR gate 74HC025개AND gate 74HC085개OR gate ... (NAND-NAND) 또는 OR-AND(NOR-NOR) 로직 회로를 설계한다.S= bar { A}bar{B}C _{ i}+A bar{B}C_{i}+AB bar{C_{i}}+ABC_{ ... Cout의 불리언 식은 다음과 같다.C_{out} = BC_{i}+AC_{i}+AB=(A OPLUS B)C_{i}+AB(C) B에서 구한 간소화된 불리언 식에 대한 2-level AND-OR

  리포트 | 7페이지 | 1,000원 | 등록일 2020.09.24

  다운로드 장바구니
• 

  서울시립대 전전설2 Lab-01 예비리포트 (2020 최신)

  실험목적디지털 설계의 장점과 TTL gate의 특성을 이해하고 OR gate, XOR gate, 가산기 등 여러 논리회로를 디자인한 후 실제로 설계하여 실험능력을 함양한다.2. ... 실험 내용- 실험 준비물TTL 7432(OR Gate), 7486(XOR Gate), 7408(AND Gate) 1개씩저항 4.7kΩ 3개, 330Ω 2개, LED Red와 green ... 즉, 1,2입력 - 3출력 / 4,5입력 - 6출력 / 7 GND / 13,12입력 - 11출력 / 10,9입력 - 8출력 / 14 Vcc 인 것이다.OR Gate 7432, XOR

  리포트 | 9페이지 | 1,500원 | 등록일 2021.09.10

  다운로드 장바구니
• 

  아주대 논리회로실험 실험9 RAM 예비보고서

  national origin;9. to avoid injuring others, their property, reputation, or employment by false or malicious ... 따라서 S-R Latch에 서 첫 번째 NAND Gate에서 위의 NAND Gate의 출력은 H, H가 입력으로 들어오므로 L가 출력되고, 아래 NAND Gate의 출력은 출력은 H ... IC Gate 구성도를 확인하면 두 개의 입력(An, Bn)을 가진 NAND Gate 4개로 구성되어있고, 입력값에 해당하는 output의 결과를 Yn에 해당하는 핀에 출력한다.

  리포트 | 6페이지 | 1,000원 | 등록일 2021.05.07 | 수정일 2021.07.23

  다운로드 장바구니
• 

  디지털 논리 회로 설계 실험 최종프로젝트 레포트 A+ 타이밍게임(회로도있음)

  gate를 연결한다 3인풋 OR gate로 모아준다. ... 4, 5)의 불이 들어온 상태에서 “확인” button을 누르면7-segment의 숫자가 0으로 초기화 되고 Stage 2로 넘어간다.>> LED 3번을 제외하고 모든 LED에 OR ... JK-FF와 and gate로 묶고 74390의 클리어 인풋으로 연결시킨다.(4) Stage 2에서는 Stage 1에서 선택한 LED의 불이 들어온 상태로 고정된다.

  리포트 | 11페이지 | 2,000원 | 등록일 2021.07.09

  다운로드 장바구니
• 

  아날로그 및 디지털 회로 설계 실습 결과보고서7 논리함수와 게이트

  측정값이 실제로 40ns가 확인되었고, datasheet에서는 or gate 하나의 딜레이는 8ns였으므로 이론상 4개의 and 게이트로 인한 딜레이는 32ns 이므로 약 8ns의 ... generator내부 저항을 고려하여 offset voltage는 1.4V로 설정하였다.AND 4개 직렬연결딜레이 측정값이 실제로 40ns가 확인되었고, datasheet에서는 and gate ... 그 밖에 IC 소자를 이용해 AND, OR 게이트의 시간 delay를 측정하여 파형을 시각적으로 도시하였고 AND와 OR 게이트의 시간 delay를 비교할 수도 있었다.

  리포트 | 24페이지 | 2,000원 | 등록일 2023.09.05 | 수정일 2023.10.24

  다운로드 장바구니
• 

  아날로그및디지털회로설계실습예비보고서9-4-bit Adder 회로 설계

  74HC08 : 5개OR gate 74HC32 : 5개XOR gate 74HC86 : 2개LED : 10개switch : 10개오실로스코프 (Oscilloscope) : ... 실습 준비물저항 330Ω, 1/2W, 5% : 10개Inverter 74HC04 : 4개NAND gate 74HC00 : 5개NOR gate 74HC02 : 5개AND gate

  리포트 | 4페이지 | 1,000원 | 등록일 2020.03.29 | 수정일 2020.05.06

  다운로드 장바구니
• 

  (완전 세세한 정리, 끝판왕) 시립대 전전설2 예비레포트 3주차 Lab03 Introduction to Verilog HDL

  다시 말하면 하드웨어를 묘사하기 위한 언어로 하드웨어를 구성할 시에 일일이 모든 gate(AND gate, OR gate, XOR gate, NAND gate)등을 그림으로 그리는 ... AND, XOR, OR 등을 이용하여 Modeling하는 과정이다.위 회로도는 1-bit full adder의 logic diagram이다. ... 단지 선을 연결하거나 and나 or등의 모듈로 나온 선을 잇는 것만 가능하다는 특징이 있다.Verilog에서 for문, if문의 사용법에 대하여 조사하시오.Verilog는 C언어와

  리포트 | 17페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

  다운로드 장바구니
• 

  논리회로실험 예비보고서5

  실험부품-5V 전압원-저항-발광다이오드-IC>74HC04 : 2 input NOT gate>74HC08 : 2 input AND gate>74HC20 : 4 input NAND Gate ... national origin;9. to avoid injuring others, their property, reputation, or employment by false or malicious ... ·예상결과 : 이번 실험은 inverter와 and gate를 이용하여 2x4 Decoder의 내부회로를 구성해보고 역할을 확인해보는 실험이다.

  리포트 | 10페이지 | 1,500원 | 등록일 2020.09.18

  다운로드 장바구니
• 

  실습 9. 4-bit Adder 회로 설계 예비보고서

  : 5개OR gate 74HC32 : 5개XOR gate 74HC86 : 2개LED : 10개switch : 10개사용장비오실로스코프(Oscilloscope) : 1대브레드보드 ( ... 실습준비물부품저항 330Ω, 1/2W, 5% : 10개Inverter 74HC04 : 4개NAND gate 74HC00 : 5개NOR gate 74HC02 : 5개AND gate 74HC08

  리포트 | 5페이지 | 2,000원 | 등록일 2022.09.19

  다운로드 장바구니
• 

  중앙대학교 아날로그및디지털회로설계실습(3-2) A+ 11차예비보고서-카운터 설계

  ) : 2 개 AND gate(74HC08) : 2 개 OR gate(74HC32) : 2 개 LED BL-R2131H(743GD) : 4 개 Switch : 1 개 오실로스코프 ... 준비물 저항 (330Ω, 1/2W, 5%) : 4 개 JK Flip Flop (74HC73) : 4 개 NAND gate(74HC00) : 4 개 NOR gate(74HC02

  리포트 | 5페이지 | 1,000원 | 등록일 2021.10.06

  다운로드 장바구니
• 

  연세대학교 기초디지털실험 1주차 결과레포트

  There are various kinds of gate such as AND, OR, NOT and XOR. ... FPGA, Field Programmable Gate Array is an integrated circuit designed to be constructed by a customer ... Design Source Add & CreationAfter creating project in right path, we should make specific logic gate

  리포트 | 13페이지 | 5,000원 | 등록일 2021.08.18 | 수정일 2023.01.07

  다운로드 장바구니
• 

  [A+] 중앙대학교 아날로그및디지털회로설계실습 결과보고서 9. 4-bit Adder 회로 설계

  첫 번째로, AND/OR gate를 이용하여 전가산기 회로를 구현하고 전가산기의 진리표와 동일하게 회로가 동작하는 것을 확인하였다. ... 두 번째로, XOR gate를 이용하여 전가산기 회로를 구현하고 전가산기의 진리표와 동일하게 회로가 동작하는 것을 확인하였다. 9-1.

  리포트 | 7페이지 | 1,000원 | 등록일 2023.02.06 | 수정일 2023.02.10

  다운로드 장바구니
• 

  디지털회로1 디지털 논리회로의 전압특성과 지연시간

  실험이론모든 디지털 기기들은 디지털 논리회로에서 배운 부울대수의 AND, OR, NOT의 3개로 연산하는 장치이다. ... 이 3가지 동작들을 결합하면 NAND, NOR, Exclusive OR, Multiplexer, Exclusive NOR, Flip-Flop 등과 같은 확장된 논리연산과 저장기능을 ... 입력과 출력이 처리하는 전압의 영역이 다소 차이가 있도록 하여야 Gate들의 전압 변동에 영향을 적게 받는다.

  리포트 | 4페이지 | 1,000원 | 등록일 2022.04.01

  다운로드 장바구니
• 

  [서울시립대] 전자전기컴퓨터설계실험2 / Lab03(예비) / 2021년도(대면) / A+

  한 개의 입력과 한 개의 출력, 총 2개의 인수만 필요로 하는데 3개가 주어져있으므로 수정해야 한다.- Line 6: OR은 유효한 primitive 이름이 아니다. ... 그러므로 소문자인 or로 수정해야 한다.- Line 7: endmodule은 ;(semicolon) 기호를 사용하면 안되므로 끝의 ;(semicolon) 기호를 삭제해야 한다.(9) ... constant의 의미와 실제로 비트로 표현했을 때 어떻게 나타나는지 조사하시오.a. 4’b1001- 9(4비트 2진수 1001)b. 5’D3- 3(5비트 10진수 3)c. 3’b01x- 2 or

  리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

  다운로드 장바구니
• 

  논리회로실험 A+결과보고서 3 Adder & Subtracter

  실험 2) 전가산기(Full Adder) 구성실험 1에서 구성한 두 개의 반가산기와 하나의 OR gate(74HC32)로 전가산기를 구성하였다. ... 실험 과정 및 결과 실험 1) 반가산기(Half Adder) 구성XOR gate(74HC86)과 AND gate(74HC08) 하나씩을 이용하여 반가산기(Half Adder)를 구성하였다 ... 고찰이번 실험은 여러 가지 기본적인 Logic gate를 이용하여 가산기와 감산기를 구성해 보는 것이었다.

  리포트 | 5페이지 | 1,000원 | 등록일 2020.10.09

  다운로드 장바구니
• 

  [A+] 중앙대 아날로그 및 디지털회로 설계실습12 Stopwatch 설계 예비보고서

  실습 준비물부품Inverter 74HC04: 8개NAND gate 74HC00: 3개NOR gate 74HC02: 3개AND gate 74HC08: 3개OR gate 74HC32:

  리포트 | 3페이지 | 1,000원 | 등록일 2021.09.06

  다운로드 장바구니