"or gate" 검색결과 181-200 / 2,233건

• 

  [A+]아날로그및디지털회로설계실습 7장 결과보고서

  위와 같이 AND, OR, NOT 게이트 여러 개를 조합하여 NAND, NOR, XOR, XNOR를 구현할 수 있으며 각 논리 함수의 진리표도 확인할 수 있다. ... 또한 각 소자는 여러 개의 MOS transistor로 이루어져 있는데, 신호가 하나의 stage를 통과할 때마다 gate delay가 발생한다.

  리포트 | 11페이지 | 1,000원 | 등록일 2024.02.18

  다운로드 장바구니
• 

  서울시립대학교 전전설2 1주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

  Materials(Equipments, Devices) of this Lab-7432(OR Gate IC) 1개-7486(XOR Gate IC) 1개-7408(AND Gate IC) ... Results of Lab 2.1) OR 게이트를 활용하여 회로 구현- OR 게이트의 진리표ABY000011101111아래 사진은 진리표 순서대로 (A/B -> Y)를 수행한 결과이다 ... Gate, XOR Gate 두 회로 모두 진리표와 동일한 결과값을 도출해낼 수 있었다.3) 실습 4이 실습은 XOR Gate, AND Gate를 활용해서 반가산기를 구현하는 실험이었다.덧셈을

  리포트 | 26페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15

  다운로드 장바구니
• 

  홍익대 디지털논리실험및설계 1주차 예비보고서 A+

  -앞부분에 AND 게이트의 형태(QUAD 2-INPUT AND GATE)와 배치도, 이름(SN54/74S08)이 나와있다. ... 따라서 VCC와 GND를 제외하고 결선하면 회로에서 입력값이 출력값에 제대로 전달되지 못하여 각 GATE들이 작동되지 못해 정확한 출력값이 나오지 않게 될 것이다.2. ... 따라서 A,B와 C가 모두 1일 때만 1이 출력된다.2.5 응용실험 (1)-예상 실험 결과ABX001010100110- 이 실험은 A,B를 OR 게이트에 입력시킨 후 NOT 게이트에

  리포트 | 6페이지 | 1,000원 | 등록일 2023.09.18

  다운로드 장바구니
• 

  11. 카운터 설계 예비보고서 [2021년도 아날로그 및 디지털 회로 설계 실습 A+ 자료]

  실험준비물부품JK Flip Flop 74HC734개NAND gate 74HC004개NOR gate 74HC022개AND gate 74HC082개OR gate 74HC322개LED BL-R2131H ... gate를 추가한다. ... 이 AND gate와 inverter gate를 합쳐 NAND gate로 나타낼 수 있다.11-3-4 16진 동기 카운터 회로도그림 11-1의 8진 동기 카운터의 회로도를 참고하여

  리포트 | 4페이지 | 1,000원 | 등록일 2022.09.06

  다운로드 장바구니
• 

  인하대 VLSI 설계 5주차 Multiplexer

  , B와 S을AND gate로 묶고 두 출력을 OR gate의 입력으로하면 2:1 Multiplexer를 구성할 수 있다. ... 1) Multiplexer: MUX는 Multiplexer로 신호가 2개 입력될 때 두 신호 중 하나를 선택하는 gate로 입력 신호의 개수에 따라 2:1 Mux, 4:1 Mux, ... Transmission gate를 사용하여 설계 시 S = 1이면 A의 NMOS는 통과, B의 PMOS는 차단되어 입력 A가 출력으로 나가고, S = 0이면 B의 PMOS는 통과,

  리포트 | 8페이지 | 2,000원 | 등록일 2023.03.15

  다운로드 장바구니
• 

  4주차 결과 - 논리 게이트 및 부울 함수의 구현

  실험은 NOT, OR, AND 게이트, NAND, NOR, Exclusive-OR 게이트의 논리함수 개념과 Gate의 구조 및 기능에 대해 알아보고 측정하는 실험과 부울 함수를 이용한 ... 그리고 각 Gate 마다 입력받는 위치와 개수가 달랐고, 출력 받는 위치와 개수도 달랐기 때문에 실험하는 동안 데이터시트를 계속 확인하며 각 Gate에 맞는 위치에 Vcc와 GND가 ... 논리회로의 표현방식을 익히고 구현해보는 실험을 하였습니다.각 Gate 마다 쓰여 있는 숫자가 달라서 그것으로 구별을 하였습니다.

  리포트 | 8페이지 | 1,500원 | 등록일 2020.10.01

  다운로드 장바구니
• 

  12. Stopwatch 설계 예비보고서 [2021년도 아날로그 및 디지털 회로 설계 실습 A+ 자료]

  실습준비물부품Inverter 74HC048개NAND gate 74HC003개NOR gate 74HC023개AND gate 74HC083개OR gate 74HC323개7-Segment3개BCD ... 따라서 JK Flip flop과 and gate를 이용하여 start를 위해서 switch를 on 했을 때에만 pulse가 인가되며 회로가 동작하고, switch를 off했을 때에는

  리포트 | 6페이지 | 1,000원 | 등록일 2022.09.06

  다운로드 장바구니
• 

  MOSFET, MOSCAP 측정 실험 Report

  Diffusion current는 매우 작아 Fig.8과 같이 log scale을 통해 확인하며, 그래프에서 선형적으로 증가하는 부분의 기울기의 역수를 Subthreshold Swing(SS or ... QUOTE ---- (2)또한 DIBL 발생 시, Gate 전압을 인가하지 않아도 Drain 전압에 의해 Leakage current가 증가하게 되며, 이를 해결하기 위해 Gate에 ... 이에 따라 Source와 Gate 사이에 있는 Gate Oxide의 층을 Insulator로 하는 Capacitor로 측정이 가능하다.3.2.1 Z-Theta 측정Capacitor

  리포트 | 14페이지 | 3,000원 | 등록일 2024.03.28

  다운로드 장바구니
• 

  아주대 논리회로실험 실험4 Multiplexer & Demultiplexer 예비보고서

  , health and welfare of the public, and to disclose promptly factors that might endanger the public or ... the environment;2. to avoid real or perceived conflicts of interest whenever possible, and to disclose ... them to affected parties when they do exist;3. to be honest and realistic in stating claims or estimates

  리포트 | 9페이지 | 1,000원 | 등록일 2021.05.07 | 수정일 2021.07.23

  다운로드 장바구니
• 

  디지털 논리 회로 실험 레포트 [7세그먼트로 숫자표현]

  D’)A’C’와 함께 OR gate에 입력하면 (B’? ... D’)A’C’을 D와 함꼐 OR gate에 입력값으로 넣으면, (B’?D’)A’C’+D가 된다.Ⅴ. ... D’)A’C’+(B’+C’+D’)’이 된다.A’B’C’이 필요하므로 이를 AND gate을 통해 사용하여 만들고, 을 만들 때 사용한 BCD을 이용하여 OR gate을 통해 출력값을

  리포트 | 10페이지 | 1,000원 | 등록일 2020.01.03

  다운로드 장바구니
• 

  [전자회로] Pspice (드모르간의 정리) 실험 레포트

  D)’를 보면, 변수 A와 변수 B의 AND 값과, 변수 C와 변수 D의 AND값을 OR gate 로 묶은 뒤 NOT gate를 한 값은 (A ? B + C ? ... NAND gate를 이용한 기본 논리 회로a) A+B = ((A+B)’)’ b) A ? B = ((A ? B)’)’ = (A’ + B’)’2. GATE 와 결과(A ? ... NOR gate를 이용한 기본 논리 회로a) A ? B = ((A ? B)’)’ b) A+B = ((A+B)’)’ = (A’ ? B’)’3.

  리포트 | 3페이지 | 2,000원 | 등록일 2020.11.30

  다운로드 장바구니
• 

  아날로그및디지털회로설계실습9(4-bit Adder 회로 설계)-결과보고서

  전가산기 회로를 구성함에 있어서 XOR Gate 2개, AND Gate 2개, OR Gate 1개가 필요하였다. ... 우리 실험에서는 XOR Gate와 AND Gate, OR gate를 사용하여 전가산기 회로를 구성하였고 입력을 담당하는 스위치에는 5 V의 전압을 걸어주었다. ... AND Gate칩인 74HC86, 74HC08 안에 각각 4개씩 Gate가 있다.

  리포트 | 7페이지 | 1,000원 | 등록일 2020.09.24

  다운로드 장바구니
• 

  디지털 논리회로의 전압특성과 지연시간 예비레포트

  실험 이론모든 디지털 기기들은 디지털 논리회로에서 배운 부울대수(Boolean Algebra)의 AND, OR, NOT의 3개로 연산하는 장치이다. ... 이 3가지 동작들을 결합하면 NAND, NOR, Exclusive OR, Multiplexer, Exclusive NOR, Flip-Flop 등과 같은 확장된 논리연산과 저장기능을 ... 그림 22-5에서 병렬로 연결된 NAND Gate들을 제거하고 그림의 두 번째 NOT Gate 출력인 4번 단자에 표와 같이 주어진 저항들을 연결하여 출력전압을 기록하고 주파수를 매우

  리포트 | 3페이지 | 1,000원 | 등록일 2022.04.28

  다운로드 장바구니
• 

  시스템자동화공학 중간고사대체레포트

  갖는 OR Gate 한 개가 필요합니다. ... , X = (A+C)∙B 이 식은 AND게이트 1개, OR게이트 1개로 이루어져 있습니다. ... 결론적으로, 이 회로는 AND Gate와 Inverter가 필요합니다.

  리포트 | 31페이지 | 1,500원 | 등록일 2021.03.08

  다운로드 장바구니
• 

  아날로그및디지털회로설계실습예비보고서11-카운터 설계

  실습 준비물JK Flip Flop 74HC73 : 4개NAND gate 74HC00 : 4개NOR gate 74HC02 : 2개AND gate 74HC08 : 2개OR gate

  리포트 | 6페이지 | 1,500원 | 등록일 2020.03.29 | 수정일 2020.05.06

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 4주차 - Multiplexers, Three-state devices and Exclusive-OR

  실험 목적Multiplexer, Three-state, 그리고 Exclusive-OR gate의 동작원리와 활용방법을 이해한다.2.

  리포트 | 21페이지 | 1,500원 | 등록일 2024.08.17

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 - 실험 4. Multiplexer, Demultiplexer and Comparator 결과 보고서

  1이 출력되므로 OR gate를 통해 합성되면 반드시 1이 출력됨을 예상할 수 있다. ... 실험개요ⅰ Three-state 소자의 동작 원리와 활용 방법을 이해한다.ⅱ Multiplexer와 Demultiplexer의 동작 원리를 이해한다.ⅲ Exclusive-OR gate의 ... 다음과 같이 3-input NAND gate와 4-input NAND gate를 이용하였다.① S1=0, S0=0(LLLH)(LLHL)(LHLL)(HLLL)(S1, S0)이 (0,0

  리포트 | 18페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

  다운로드 장바구니
• 

  논리회로실험 A+예비보고서 1 Basic Gates

  실험 목적-기본적인 Logic gate인 and, or, not, nand, nor, xor게이트에 대하여 알 수 있다-위 Logic gate를 활용하여 Logic circuit을

  리포트 | 9페이지 | 1,000원 | 등록일 2020.10.09

  다운로드 장바구니
• 

  논리회로실험 예비보고서9

  실험부품-5V 전압원-저항-발광다이오드-IC>74HC00 : 2 input NAND gate>74HC03 : Quad 2 input NAND gate>74HC670 : 4x4 register ... )와 74HC03(Quad 2 input NAND gate)를 이용하여 직접 2-bit RAM 회로를 설계해보고 6개의 입력에 대한 출력을 확인해보는 실험이다. ... ※주의사항 : 한번에 하나의 bit(A or B)에 하나의 데이터(1 or 0)만 써야 하고 Write 과정을 한 이후에는 접지, Read는 선택한 상태에서 값을 읽는다.

  리포트 | 7페이지 | 1,500원 | 등록일 2020.09.18

  다운로드 장바구니
• 

  [아주대학교 A+] 논리회로 기말고사 족보

  Flip-flop의 propagation delay는 최대 3ns이고, 두 OR gates의 propagation delay는 최대 2ns로 동일하다. ... 아래의 full adder를 active-low 출력을 가진 3-to-8 decoder 1개와 2개의 NAND gates 만을 이용하여 설계하시오. ... 아래 S-R latch에서 두 NOR gates의 propagation delays는 각각 2nsec, 1nsec이고, 신호들의 초기값은 다음과 같다: S=R=QN=0, Q=1.

  시험자료 | 1페이지 | 2,000원 | 등록일 2023.07.04 | 수정일 2024.01.24

  다운로드 장바구니