"or gate" 검색결과 261-280 / 2,222건

• 

  A+ 중앙대 아날로그및디지털회로설계실습(결과)7. 논리함수와 게이트

  하지만 동영상으로 진행되어서 time delay 부분에서는 delay를 확대해서 알 수 없었고, AND gate로만 실습이 진행되어 아쉬웠다.실습을 진행해주신 조교님께 감사드린다.4 ... 동작범위 0~5V, step : 0.1V)5V의 전압이 nand 게이트에 들어가고 있음 노란색이 nand출력임입력전압 0.1V씩 낮추면서 출력 확인출력전압이 계속 떨어지지만 여전히 gate는 ... NAND 게이트만 사용하여 AND, OR, NOT, nand3 등가회로를 구성할 수 있었다.

  리포트 | 5페이지 | 1,000원 (10%↓) 900원 | 등록일 2022.09.10

  다운로드 장바구니
• 

  아날로그및디지털회로설계실습 예비보고서9 4비트가산기

  (C) (B)에서 구한 간소화된 불리언 식에 대한 2-level AND-OR(NAND-NAND) 또는 OR-AND(NOR-NOR)로직 회로를 설계한다. ... (D) XOR gate를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계한다.(E) 설계한 회로 중 하나를 선택하여 2Bit 가산기 회로를 설계한다.

  리포트 | 4페이지 | 1,500원 | 등록일 2020.10.17 | 수정일 2020.11.27

  다운로드 장바구니
• 

  전전설2 실험1 결과보고서

  실험의 내용1) 실험 준비물- TTL7432 (OR Gate IC) 1개, 7486 (XOR Gate IC) 1개, 7408 (AND Gate IC) 1개- 저항4.7kΩ 3개, 330Ω ... [응용과제]전가산기를 회로를 구현하고 Dip 스위치와 LED를 통해 확인한다.① 위의 반가산기 회로에서 7432(OR)를 연결한다.② 7432(OR)의 7번 핀에 gnd와 14번 핀에 ... .- OR 게이트논리 회로 실험- XOR 게이트논리 회로 실험- 반가산기 회로 실험- 전가산기 회로 설계2.

  리포트 | 8페이지 | 2,000원 | 등록일 2022.11.30

  다운로드 장바구니
• 

  일반논리Gate를 이용한 회로설계

  3, 4를 Low(0)로 조작하고 출력 LED가 켜지는지 확인한다.입력 스위치 3, 4를 High(1)로 조작하고 출력 LED가 꺼지는지 확인한다.● NOR Gate의 원리OR Gate와 ... 실험 목적일반 논리 Gate를 이용한 회로 구성을 하는 방법과2입력 Gate를 이용한 3입력 Gate를 만드는 법을 알 수 있고각각의 부정 게이트를 이용해서 NOT Gate로 변환하는 ... 실험 제목① 일반 논리 Gate(NAND, NOR)② 2입력 NAND Gate를 이용한 3입력 NAND Gate③ 2입력 NOR Gate를 이용한 3입력 NOR Gate④ NAND,

  리포트 | 17페이지 | 1,500원 | 등록일 2020.11.15 | 수정일 2022.04.23

  다운로드 장바구니
• 

  D Flip-Flop을 활용한 십진 감가산기

  DIP 스위치(5bit,1bit)- 3개계산 모듈7432 OR Gate & 7408 AND Gate 5개 사용7486 XOR Gate 6개 / 7483 4bit FULL Adder ... 7segment프로젝트 사용 부품입력 모듈74LS74 D FLIP-FLOP – 5개7447 BCD to 7-Segment & 7-Segment display 1개7404 NOT Gate ... 오류 부분이 7개 이하8%하테스트 시트에서 오류 부분이 7개 이상5%테스트 시트에서 오류 부분이 7개 이상5%회로 설계 및 시뮬레이션(PSPICE)입력 모듈 회로도클럭에 Not Gate를

  리포트 | 13페이지 | 3,500원 | 등록일 2022.05.01

  다운로드 장바구니
• 

  디지털 논리회로 실험 1주차 기본 논리 게이트 예비보고서

  디지털 논리회로 설계 및 실험예비보고서주제 : 기본 논리 게이트 (AND, OR, NOT Gate)소속: 공과대학 전자전기공학부수업: 수2,3 XXX 교수님 XXX 조교님제출 일자: ... 위의 그림처럼 회로를 구성한다.(3 input AND gate) 스위치 1번에 점퍼선을 연결하여 그 끝을 핀 1번에 연결한다. ... 아래 표에 그 결과를 기록하시오.ABCX00*************1[3 input AND gate]※ 스위치를 이용하면 입력을 간편하게 변경할 수 있다.앞의 (3)의 점퍼선들을 제거하고

  리포트 | 8페이지 | 1,500원 | 등록일 2020.09.19 | 수정일 2020.09.24

  다운로드 장바구니
• 

  디지털 논리회로 실험 1주차 기본 논리 게이트 결과보고서

  디지털 논리회로 설계 및 실험결과보고서주제 : 기본 논리 게이트 (AND, OR, NOT Gate)소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교님제출 일자 ... 위의 그림처럼 회로를 구성한다.(3 input AND gate) 스위치 1번에 점퍼선을 연결하여 그 끝을 핀 1번에 연결한다. ... 아래 표에 그 결과를 기록하시오.ABCX00*************1[3 input AND gate]※ 스위치를 이용하면 입력을 간편하게 변경할 수 있다.앞의 (3)의 점퍼선들을 제거하고

  리포트 | 11페이지 | 2,000원 | 등록일 2021.04.22

  다운로드 장바구니
• 

  아주대학교 논리회로실험 / 9번 실험 RAM 예비보고서

  반도체 ROM들은 바이폴라 트랜지스터와 MOS 트랜지스터로 구성된다.ROM의 IC의 경우, 디코더와 OR 게이트를 모두 포함하고 있는 장치이기에 디코더의 출력과 OR 게이트의 입력들을 ... A에서, IN0=1인 상태에서 WR0=1, WR1=0으로 입력이 주어지면 A의 첫 7403 소자의 NAND gate에 0이 입력으로 들어간다. ... 실험 도구 및 소자IC 이름74HC00 (Quad 2-input NAND Gate)핀 구성함수 다이어그램논리 다이어그램진리표ABY001011101110IC 이름74HC03 (Quad

  리포트 | 5페이지 | 1,000원 | 등록일 2021.07.20

  다운로드 장바구니
• 

  Verilog HDL을 이용한 로직게이트설계 및 FPGA를 통한 검증 예비레포트 NAND2,NOR2.X

  설계 가능 논리 소자는 AND, OR, XOR, NOT, 더 복잡한 디코더나 계산기능의 조합 기능같은 기본적인 논리 게이트의 기능을 복제하여 프로그래밍을 할 수 있다. ... 관련 이론-FPGAFPGA(field programmable gate array)란 설계가능 논리 소자와 프로그래밍이 가능한 내부 회로가 포함된 반도체 소자이다. ... -Field Programmable Gate Array(FPGA) board의 용도 및 기능을 파악하고 설계한 Digital IC를 검증하는 방법을 익힌다.-1-bitFullAdder와

  리포트 | 4페이지 | 1,000원 | 등록일 2021.06.20

  다운로드 장바구니
• 

  아주대 논리회로실험 실험10 DAC & ADC converter 예비보고서

  IC Gate 구성도를 확인하면 한 개의 입력(An)을 가진 NOT Gate 6개로 구성되어있고, 입력값에 해당하는 output의 결과를 Yn에 해당하는 핀에 출력한다. ... national origin;9. to avoid injuring others, their property, reputation, or employment by false or malicious ... 전압의 경우 고속동작을 위해, 낮 은 전압의 경우 저전력 소모를 위해 사용된다.- 74HC04InputOutput핀 1(A1)핀 2(Y1)LHHL다음 그림은 74HC04칩의 IC Gate

  리포트 | 6페이지 | 1,000원 | 등록일 2021.05.07 | 수정일 2021.07.23

  다운로드 장바구니
• 

  (완전 세세한 정리, 끝판왕) 시립대 전전설2 5주차 Lab05 예비 레포트 Combinational Logic 2, 전자전기컴퓨터설계실험2,

  배경 이론조합논리 회로조합논리 회로는 입력에 의해 출력이 결정되는 회로로, 논리 게이트(AND, OR, NOT)로만 구성되면 플립플롭과 같은 기억소자는 포함되지 않는 회로를 뜻한다. ... This port will be preserved and left unconnected if it belongs to a top-level block or it belongs to ... * Gate primitive 방법을 이용하여 encoder를 처음 설계할 때 다음과 같이 WARNING이 발생했다.WARNING> Input is never used.

  리포트 | 19페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

  다운로드 장바구니
• 

  아주대 논리회로실험 실험2 CMOS 회로의 전기적 특성 예비보고서

  IC Gate 구성도를 확인하면 한 개의 입력(An)을 가진 NOT Gate 6개로 구성되어있고, 입력 값에 해당하는 output의 결과를 Yn에 해당하는 핀에 출력한다. ... national origin;9. to avoid injuring others, their property, reputation, or employment by false or malicious ... 높은 전압의 경우 고속동작을 위해, 낮 은 전압의 경우 저전력 소모를 위해 사용된다.- 74HC04다음 그림은 74HC04칩의 IC Gate 구성도이다.

  리포트 | 7페이지 | 1,000원 | 등록일 2021.05.07 | 수정일 2021.07.23

  다운로드 장바구니
• 

  [논리회로실험] RAM 결과보고서

  고찰이번 실험에서는 2비트와 16비트의 RAM을 구현하여 기억소자 동작을 확인해보았다.실험 1에서는 NAND GATE로 두 개의 R-S Flip-Flop을 구현하여 동작을 확인했다. ... 이 때 R-S F/F에서 1을 저장하는게 SET, 0을 저장하는게 RESET 동작이며 추가로 7403 IC의 경우 Open collector gate이므로 pull up 저항을 추추가로 ... 있다.- READ한 후에는 OE를 접지상태로 돌린다.* OE로 Read 선택, In로 Write 선택, WR로 0이나 1을 선택하여 넣을 수 있다.* 한 번에 하나의 bit(A or

  리포트 | 4페이지 | 1,000원 | 등록일 2021.12.31 | 수정일 2023.03.29

  다운로드 장바구니
• 

  아주대학교 논리회로실험 예비보고서2

  [실험1-Basic Gates]1. ... Schmitt-trigger Not gate)pin maptruth table logic symbol4. ... national origin;9. to avoid injuring others, their property, reputation, or employment by false or malicious

  리포트 | 10페이지 | 1,500원 | 등록일 2020.09.18

  다운로드 장바구니
• 

  서울시립대 전전설2 Lab-03 예비리포트 (2020 최신)

  연속 할당문, gate primitive 등과 같은 구동자 값에 의해 net값이 연속적으로 유지, OR, XOR는 각각 ‘&’, ‘|’, ‘^’에 해당하며 NOT은 ‘~’이다. ... 다음으로 gate primitive 방식은 gate의 명칭을 직접 사용해서 모델링하는 방식이다. ... 실험 예상 결과실습 1~3은 2-input AND Gate를 bit operator, gate primitive, behavioral modeling 방식을 이용해 모듈을 작성하고

  리포트 | 13페이지 | 1,500원 | 등록일 2021.09.10

  다운로드 장바구니
• 

  7. 논리함수와 게이트 결과보고서 [2021년도 아날로그 및 디지털 회로 설계 실습 A+ 자료]

  위의 파형을 보면 CH1, CH2의 길이가 차이나지 않는 걸로 보아 딜레이가 없다고 할 수 있다.옆 실험자와 시간 딜레이가 다르다면 직렬로 연결한 gate들의 개수의 차이로 시간 딜레이가 ... 발생시켜서 AND 게이트와 OR 게이트의 시간 딜레이를 측정한다. ... CH2는 AND, OR 게이트를 각각 여러 개 직렬로 연결한 output값으로 파란색이다.

  리포트 | 5페이지 | 1,000원 | 등록일 2022.09.07

  다운로드 장바구니
• 

  주역으로 풀어본 베트남 오피스빌딩의 양택풍수

  32nd : To change of the Gate건물에 대한 설명서• 이 건물은 서향건물이다. ... Iching(周易風水)Director’s Room宅命 : 震坐之宅(坐卯向酉乾門之宅)Recommendation : 1st : To change of Master RoomTo 1, 2, or

  리포트 | 4페이지 | 1,000원 | 등록일 2020.04.23

  다운로드 장바구니
• 

  저전력 VLSI 기술

  인터커넥션 시스템 기술개발 』, 『 특정기초연구사업 』 [3] 정보통신기술진흥센터 “ 저전력 SoC 설계를 위한 파워 인식 EDA 툴 최신 동향 ” https://www.itfind.or.kr ... CONTENTS. 01 주제 선정 이유CONTENTS. 02 저전력 기술 Power Gating Clock gating DVFS 단열회로 Energy harvesting EDA tool다른 ... Gating동적 / 정적 상관 없이 전력 소비에 모두 효과적 .

  리포트 | 17페이지 | 1,000원 | 등록일 2020.04.29

  다운로드 장바구니
• 

  서울시립대학교 전전설2 1주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

  Materials(Equipments, Devices) of this Lab(1) TTL-7432(OR Gate IC) 1개-7486(XOR Gate IC) 1개-7408(AND Gate ... 수행 과제(1) Lab 1- Dip 스위치와 LED를 이용하여 Breadboard에 아래의 회로를 구현(2) Lab 2- Breadboard에 아래와 같이 OR게이트 실습 회로를 구현한다 ... Pre-Lab Report- Title: Lab#1 Design with TTL Gates담당 교수담당 조교실 험 일2019. 09. 10 (Tuesday)학 번이 름목 차1.

  리포트 | 14페이지 | 무료 | 등록일 2020.07.22 | 수정일 2020.09.15

  다운로드 장바구니
• 

  퀸맥클러스키 알고리즘(연결리스트, 파일입출력)

  = 2n+2}countor++;essentialcur = essentialcur->next;}if (countor > 1)//하나인 경우 or gate는 없다. ... {countor = countor * 2 + 2;//n-input or gate = 2n+2}int j = 0;for (int i = 0; i < bitnum; i++){if (checknot ... [i] == 1){countnot++;}}countnot = 2 * countnot;//not gate = 2ncost = countnot + countand + countor;cout

  리포트 | 3,000원 | 등록일 2021.05.24

  다운로드 장바구니