"or gate" 검색결과 201-220 / 2,233건

• 

  아주대 논리회로실험 실험3 가산기 & 감산기 예비보고서

  IC Gate 구성도를 확인하면 한 개의 입력(An)을 가진 NOT Gate 6개로 구성되어있고, 입력값에 해당하는 output의 결과를 Yn에 해당하는 핀에 출력한다. ... IC Gate 구성도를 확인하면 두 개의 입력(An, Bn)을 가진 AND Gate 4개로 구성되어있고, 입력값에 해당하는 output의 결과를 Yn에 해당하는 핀에 출력한다. ... , health and welfare of the public, and to disclose promptly factors that might endanger the public or

  리포트 | 8페이지 | 1,000원 | 등록일 2021.05.07 | 수정일 2021.07.23

  다운로드 장바구니
• 

  캡스톤 발표 자료

  of OUTWARD or INWARD. ... Drain current vs. gate voltage for hypothetical TFET and MOSFET devices.TFET DEVICE AND CHARACTERISTICS ... Channel Gate DielectricHybrid GAA(Metal Contact) PROCESS 04It is a Hybrid GAA(TFET + MOSFET) 6T SRAM

  리포트 | 17페이지 | 10,000원 | 등록일 2023.06.22

  다운로드 장바구니
• 

  서울시립대 전전설2 Lab-01 결과리포트 (2020 최신)

  실험목적디지털 설계의 장점과 TTL gate의 특성을 이해하고 OR gate, XOR gate, 가산기 등 여러 논리회로를 디자인한 후 실제로 설계하여 실험능력을 함양한다.2. ... 실험에서 반가산기의 원리는 XOR gate와 AND gate의 특성을 통해 구현하고 전가산기의 원리는 XOR, AND와 OR gate 세 개를 통해 구현할 수 있었다. ... 주로 74시리즈가 사용되고 일반적인 GATE 구성은 아래와 같다.이번 실험에서 사용하는 7432, 7486, 7408 모두 위와 같은 GATE 구성을 따른다.

  리포트 | 15페이지 | 1,500원 | 등록일 2021.09.10

  다운로드 장바구니
• 

  반도체공정 Report-4

  이러한 punch-through 혹은 DIBL을 막기 위한 해결책으로 HALO implant(or HALO doping)가 있다. ... 그렇지만 drain(or source)의 도핑농도를 전부 감소시켜버리면, conductivity감소 및 drain영역으로의 공핍층 확장에 의해 drain영역의 저항이 심각하게 증가해버리는 ... 의 증가는 gate oxide에서의 에너지 전달이 더 잘 되게 하여 gate controllability를 증가시키는 방법이다.

  리포트 | 10페이지 | 1,000원 | 등록일 2021.04.11 | 수정일 2021.04.13

  다운로드 장바구니
• 

  [A+] 중앙대학교 아날로그및디지털회로설계실습 11차 예비보고서

  실습 준비물실습 준비물부품JK Flip Flop 74HC73NAND gate 74HC00NOR gate 74HC02AND gate 74HC08OR gate 74HC32LED BL-R2131H ... 따라서 1010 이 되는 순간 1이 되는 Q4, Q2를 NAND gate 에 연결시켜 clear 신호를 0으로 만들었다. ... (Q4, Q3, Q2, Q1)=1010 일 때 CLR 단자에 0이 들어가 초기화한다는 것은 동일하므로 AND gate를 추가하여 파형을 확인하였다.예상한대로 (Q4, Q3, Q2,

  리포트 | 7페이지 | 1,000원 | 등록일 2024.02.17

  다운로드 장바구니
• 

  울산대학교 디지털실험결과24 디지털 조합 논리회로와 순서 논리회로

  다른 Gate AND나 OR 같은 경우에는 NOR, NAND Gate를 만들 수 없어 이를 Universal Gate라고도 표현한다.2. ... 선호하는 이유는 무엇인지 설명하라.A : NAND와 NOR Gate는 모든 Gate로 대체하여 표현할 수 있어 실험에서 선호한다. ... 두 번째 실험을 통해 NAND와 NOR Gate를 사용함으로 거의 모든 게이트로 연결할 수 있는 점을 알 수 있었으며, Flip-Flop출력 형태에서 초기 상태로 돌아오면서 현재의

  리포트 | 2페이지 | 2,000원 | 등록일 2021.03.20

  다운로드 장바구니
• 

  울산대학교 디지털실험예비22 디지털 논리회로의 전압특성과 지연시간

  실험 이론모든 디지털 기기들은 디지털 논리회로에서 배운 부울대수의 AND, OR, NOT의 3개로 연산하는 장치이다. ... 이 3가지 동작들을 결합하면 NAND, NOR, Exclusive OR, Multiplexer, Exclusive NOR, Flip-Flop 등과 같은 확장된 논리연산과 저장기능을 ... 입력과 출력이 처리하는 전압의 영역이 다소 차이가 있도록 하여야 Gate들의 전압 변동에 영향을 적게 받는다.

  리포트 | 5페이지 | 2,000원 | 등록일 2021.03.20

  다운로드 장바구니
• 

  중앙대학교] 4-bit Adder 회로 설계 예비보고서

  실습준비물Register 330OMEGA 10개Inverter 74HC044개NAND gate 74HC005개NOR gate 74HC025개AND gate 74HC085개OR gate ... 74HC325개XOR gate 74HC862개LED10개switch10개9-3.

  리포트 | 3페이지 | 1,000원 | 등록일 2021.01.05

  다운로드 장바구니
• 

  인하대 vlsi 3주차 nand,nor,and,or

  Magic tool을 이용해 NAND, NOR, AND, OR gate를 구성하였다.1.NAND, NOR gateCmos logic gate설계시 Pull-down network와 ... 이렇게 하면 앞서 언급했던 것처럼 출력이 반전된 NAND gate가 완성이 된다. 반대로 NOR gate는 NAND형태에서 각각 dual을 취해주면 만들 수 있다.

  리포트 | 23페이지 | 3,000원 | 등록일 2020.07.09 | 수정일 2020.07.15

  다운로드 장바구니
• 

  논리회로실험 예비보고서7

  national origin;9. to avoid injuring others, their property, reputation, or employment by false or malicious ... ·예상결과 : 실험1은 Nand gate와 J-K 플립플롭을 이용하여 6bit Shift Right Register를 직접 설계하여 정보의 이동을 확인해보는 실험이다. ... 실험부품-5V 전압원-저항-발광다이오드-IC>74HC00 : 2 input NAND gate>74HC76 : Dual J-K Flip-Flop with preset and clear

  리포트 | 7페이지 | 1,500원 | 등록일 2020.09.18

  다운로드 장바구니
• 

  서울시립대 전전설2 Lab-02 예비리포트 (2020 최신)

  AND/OR Gate의 조합 논리로 이루어진 CPLD와 달리 FPGA는 LUT(Look up table)와 D Flip-Flop으로 이루어진 기본 셀의 집합으로 이루어져있다. ... 반대로 PAL은 OR array가 고정되어 있지만 AND array는 프로그래밍 가능한 PLD이다. ... 우선 PROM과 PAL을 비교할 수 있는데 PROM은 AND array가 고정되어 있지만 OR array를 프로그래밍 가능하다.

  리포트 | 10페이지 | 1,500원 | 등록일 2021.09.10

  다운로드 장바구니
• 

  [아날로그 및 디지털 회로 설계실습] 결과보고서(과제)7

  NAND 게이트 소자만을 이용하여 XOR 게이트의 등가회로를 구성하시오.위의 회로는 예비보고서에서 작성한 XOR Gate이다. ... 이를 다 NAND게이트로만 이용하면다음과 같이 표현할 수 있다.2. 4 x 2 인코더를 설계하시오(Hint : 2개의 OR 게이트를 사용, 4개의 입력 중 한 가지는 사용되지 않으며

  리포트 | 3페이지 | 1,000원 | 등록일 2022.09.14

  다운로드 장바구니
• 

  [서울시립대 반도체소자] 6단원 노트정리 - MOSFET

  (good or bad?) ... 새로운 capacitance가 직렬 연결되는 형태body effect coefficient얇게 → gate 가깝게 → gate 영향 증가두껍게 → source, body 멀게 → body ... :PMOS gate is wider than NMOS gate ←designingsol.) 1은 의 PMOS에 의해, 0은 source의 NMOS에 의해 출력된다.memory SCD

  리포트 | 19페이지 | 1,500원 | 등록일 2021.12.31 | 수정일 2022.01.24

  다운로드 장바구니
• 

  초음파탐상검사ppt로 가상 실습을 통해 금속재료 내부 결함의 검출방법을 이해한다

  측정할 범위를 알맞게 조정한다 (100mm or 125mm) ☜ 32 BASIC RCVR PULS GATE S-CAL MEM TCG mm GAIN 60.0 dB 측정범위의 조정 2 ... 측정할 범위를 알맞게 조정한다 (100mm or 125mm) ☜ 33 BASIC RCVR PULS GATE S-CAL MEM TCG mm GAIN 60.0 dB 측정범위의 조정 # ... Gate를 측정할 위치로 이동시킨다 ☜ 31 BASIC RCVR PULS GATE S-CAL MEM TCG mm 100.0 GAIN 60.0 dB 측정범위의 조정 2 # = 100.0

  리포트 | 77페이지 | 1,000원 | 등록일 2020.07.23

  다운로드 장바구니
• 

  [아날로그 및 디지털 회로 설계실습] 예비보고서11

  실습 준비물부품JK Flip Flop 74HC734 개NAND gate 74HC004 개NOR gate 74HC022 개AND gate 74HC082 개OR gate 74HC322

  리포트 | 6페이지 | 1,500원 | 등록일 2022.09.14

  다운로드 장바구니
• 

  [A+] 중앙대 아날로그 및 디지털회로 설계실습11 카운터 설계 예비보고서

  실습 준비물부품JK Flip Flop 74HC73: 4개NAND gate 74HC00: 4개NOR gate 74HC02: 2개AND gate 74HC08: 2개OR gate 74HC32

  리포트 | 4페이지 | 1,000원 | 등록일 2021.09.06

  다운로드 장바구니
• 

  전자회로실험 결과보고서 디지털집적회로

  실험제목디지털 집적회로: AND, OR, NAND, NOR gate2. ... 목적1) AND gate와 OR gate가 복합된 회로의 진리표를 실험을 통하여 작성한다.2) 인버터와 NOR 게이트의 진리표를 실험을 통하여 작성한다.3) 다른 게이트를 이용하여 ... AND-OR 게이트? 인버터로 사용된 NOR 게이트? NOR 게이트4. 실험 결과와 PSPICE simulation 결과 비교 분석?

  리포트 | 8페이지 | 3,000원 | 등록일 2019.10.03

  다운로드 장바구니
• 

  논리 게이트 및 부울 함수의 구현 결과

  B 단가의 3가지 입력에 대하여 진리표 구성ABY결과001010100110실험6)SN7486을 이용하여 회로 구성 및 진리표 작성ABY결과011고찰5주차 실험은 논리함수 개념과 Gate의 ... 및 기능을 습득하고 부울 대수를 사용한 논리회로 표현 방식 및 등가 회로를 익히는 실험이었다.실험1)에서 사용한SN7408 회로는 4쌍의 논리 곱을 구현하는 논리게이트인 AND Gate로 ... NOR게이트는 OR의 반전이다. 실험3)을 참고하면 OR게이트는 입력이 모두 0인 경우에만 출력이 0이 나오는데 이를 반전하면, 두 입력이 모두 0인 경우에만 1이 나온다.

  리포트 | 6페이지 | 1,000원 | 등록일 2021.04.20

  다운로드 장바구니
• 

  [A+] 중앙대학교 아날로그및디지털회로설계실습 12차 예비보고서

  실습 준비물실습 준비물부품Inverter 74HC04NAND gate 74HC00NOR gate 74HC02AND gate 74HC08OR gate 74HC327-SegmentBCD ... 이때 ‘Second_2 에 연결된 74HC192’는 RESET 되어 0이 된다.이러한 동작을 위해 ‘Second_2에 연결된 74HC192의 출력 QB, QC 단자’에 AND gate를

  리포트 | 6페이지 | 1,000원 | 등록일 2024.02.17

  다운로드 장바구니
• 

  [A+][예비레포트] 중앙대 아날로그 및 디지털 회로 설계실습 9. 4-bit Adder 회로 설계

  (D) XOR gate를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계한다.(E) 설계한 회로 중 하나를 선택하여 2Bit 가산기 회로를 설계한다. ... (NAND-NAND) 또는 OR-AND(NOR-NOR) 로직 회로를 설계한다. ... AB’Ci = AB(Ci + Ci’) + (AB’+A’B)Ci=AB + (A*B)Ci = AB + ACi +BCi(C) 에서 구한 간소화된 불리언 식에 대한 2-level AND-OR

  리포트 | 3페이지 | 1,000원 | 등록일 2022.04.08

  다운로드 장바구니