"논리회로설계및실험" 검색결과 181-200 / 1,675건

• 

  서강대학교 디지털논리회로실험_2 Digital logic gate

  디지털 논리회로 실험 결과 보고서2주차 Digital logic gate5조 20161510 윤수찬1. 실험제목 : Digital Logic gate2. ... 실제 회로설계 및 PCB 제작에서는 CMOS의 경우 사용하지 않는 gate때문에 오작동을 일으킬 수 있으므로, LOW또는 HIGH의 값을 연결해주는 것이 좋다. 74LS20의 경우 ... 막아준다.(4) 회로를 minimization하면 실제적인 회로 설계에서 어떤 장점들이 있는가?

  리포트 | 21페이지 | 1,000원 | 등록일 2020.08.12

  다운로드 장바구니
• 

  아주대 전자회로실험 설계1 결과보고서

  설계1. C측정회로1.설계 이론 및 설계된 회로 설명내가 선택한 회로는 비안정 멀티 바이브레이터이다. ... 1(SET)과 논리0(RESET) 상태를 일정 주기로 번갈아 하는 회로로서 주로 클록 신호로 사용된다. ... 3~4%의 일정한 오차를 보이고, 측정값도 0.05uF을 제외하면 정확하게 커패시턴스를 측정했다고 볼 수 있다.6.설계된 회로의 장단점 및 개선사항장점으로는 구형파의 주기만 필요하므로

  리포트 | 5페이지 | 2,000원 | 등록일 2023.06.10

  다운로드 장바구니
• 

  기초실험 7segment 결과보고서

  하나의 세그먼트는 디스플레이 모듈에서 세그먼트에 대응되는 입력에 논리 1이 인가 될 때 불이 켜진다.위 그림처럼 회로를 연결하면 된다.7segment 및 BCD to 7 Segment ... J-K맵으로부터 플립플롭 입력식을 유도한 후에 그림(c)의 논리회로를 그릴 수 있다.논리식 작성회로실험 내용Lap1Dcab0*************11010001010110011110001001101010111100110111101111Lap2메일로 ... 마찬가지로 1에서 0으로도 K=1이 되어야 하지만 J는 무슨 값이든 상관없다.J-K플립플롭을 이용하여 카운터를 설계해보자.

  리포트 | 26페이지 | 2,000원 | 등록일 2022.04.23

  다운로드 장바구니
• 

  디지털시스템설계실습 전감산기 결과보고서

  전감산기에 대해 뺄셈 결과의 논리식을 XOR로 나타내라.실험 고찰이번실험은 전감산기를 설계하는 실험이었다. 전감산기는 3비트에 대해 산술 뺄셈을 실행하는 조합논리회로이다. ... 전감산기를 Verilog 또는 VHDL로 설계하고 다음에 코드를 나타내라.① 논리조합회로를 이용② if~then~elsif~end if형식2. ... Verilog 또는 VHDL로 설계한 전감산기를 컴파일 및 시뮬레이션하고, 시뮬레이션 결과를 진리표와 비교한 후 다음에 나타내라.연습문제2.

  리포트 | 4페이지 | 1,000원 | 등록일 2021.04.16

  다운로드 장바구니
• 

  연세대학교 공학대학원 ICT융합공학 전공 학업계획서

  저는 학부 시절에 기초아날로그실험, 데이터구조, 마이크로프로세서, 디지털전자회로, 임베디드시스템실험, 반도체집적소자회로, 디지털논리회로, 운영체제, 전자회로1,2 등의 수업을 수강하였습니다 ... 입학 후 학업계획저는 연세대학교 공학대학원 ICT융합공학 전공에 입학한 후에 영상신호처리특론, 공학도를위한서양철학, 광무선통신, 차세대통신특론, 안테나공학, 전자파응용공학, 방송통신회로설계 ... 주요 업무는 모바일 OOO 개발 및 디바이스 소자 OO 개발입니다.

  자기소개서 | 1페이지 | 3,800원 | 등록일 2023.09.10

  다운로드 장바구니
• 

  논리회로실험 A+예비보고서 3 Adder & Subtracter

  실험 이론1) 가산기(Adder)-이진수의 덧셈을 하는 논리 회로이며, 디지털 회로, 조합 회로의 하나이다. ... -반가산기는 XOR gate, AND gate의 논리회로만으로 구성할 수 있다. ... -전자계산기가 발명된 당시에는 진공관에 의해서 구성되었고 현재는 집적 회로로 설계되어 다양한 기능을 가진다.2) 반가산기(Half Adder)-이진수의 덧셈에서 맨 오른쪽 한자리의

  리포트 | 7페이지 | 1,000원 | 등록일 2020.10.09

  다운로드 장바구니
• 

  서울대학교 일반대학원 전기정보공학부 연구계획서

  학부, 대학원 이수 전공 과목 중 관심과목저는 OO대학교 전기전자공학부에 재학을 할 때 전자회로1,2, 기초회로실험, 자료구조및알고리즘, 컴퓨터네트워크, 디지털통신, 정보및부호이론, ... 마이크로프로세서, 반도체공학, 머신러닝개론, DSP실험, 전자회로실험, 소프트웨어랩 등의 수업을 이수했습니다. ... 활용한 설계 품질 향상: 설계 및 기술 공동 최적화 기반 접근 방식 연구, 신경 복사장의 이미지 기반 조명 공식화 연구, 물리적 기반 모션 리타겟팅 필터 연구, 불확실성 기반 기계

  자기소개서 | 2페이지 | 3,800원 | 등록일 2024.02.02

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 6주차 결과보고서

  배경이론 및 실험방법Sequential logic circuit(순차논리회로)는 그 출력이 현재 입력 뿐만 아니라 이전 상태들의 영향을 받는 논리회로를 의미한다. ... Latch와 flip-flop은 순차논리회로 설계의 기본이 되는 function block들이다. ... 실험목적1) Flip-flop의 종류를 파악하고 각각의 동작원리를 이해한다.SR-, D-, JK- flip-flopsSet up time과 hold time에 대해 이해한다.2) Resisters의

  리포트 | 12페이지 | 1,000원 | 등록일 2021.10.02

  다운로드 장바구니
• 

  디지털 회로 실험 및 설계 - JK Flip Flop, D, T Flip Flop 실험 2

  디지털회로실험및설계 결과 보고서 #3( JK Flip-Flop 실험, D, T Flip-Flop 실험 )과 목담당교수제 출 일학 번이 름? ... 회로도, 이론값, 실험결과, 결과분석실험1) 다음 회로를 구성하고, 표를 완성하시오.- 이론값JKQQ'0*************101101- 실험결과J=0, K=1, Q'=1 J=0 ... 완전 5V가 아닌, 4.3V 수준의 5V에 매우 비슷한 값이 나왔다.)실험4) 다음 회로를 구성하고, 표를 완성하시오.

  리포트 | 15페이지 | 3,000원 | 등록일 2023.09.22 | 수정일 2023.09.24

  다운로드 장바구니
• 

  예비보고서(5) 부호기복호기

  실험제목 :부호기, 복호기- 예비보고서1. 목적논리회로는 일반적으로 조합논리회로와 순서논리회로로 구분된다. ... 조합논리회로는 실험 1 기본논리게이트에서 제시된 기본논리게이트들의 조합을 통해서 구성된 논리회로이고, 순서논리회로는 입력 신호의 순서에 따라서 동작과 출력이 다르게 나타나는 논리회로이다 ... 관련이론고정기능 조합논리회로에는 가산기, 비교기, 디코더, 인코더, 코드 변환기, 멀티플렉서, 디멀티플렉서 및 패리티 생성기/검사기 등 여러 종류의 고정기능 조합논리회로가 있다.

  리포트 | 6페이지 | 2,000원 | 등록일 2020.10.14

  다운로드 장바구니
• 

  [서울시립대] 전자전기컴퓨터설계실험2 / Lab03(결과) / 2021년도(대면) / A+

  실험의 목적Verilog HDL 언어의 기본 사용법을 익히고 디지털 논리회로를 설계하는 여러 가지 방법론을 학습한다. ... 실험 장비 및 재료가. 실험 장비HBE Combo-II SE3. ... 이용하는 방법, Gate Primitive를 사용하는 방법, Behavioral modeling을 이용한 방법(if, for 문 등을 사용)과 같은 여러 가지 방법론을 통해 디지털 논리회로를

  리포트 | 19페이지 | 2,000원 | 등록일 2022.07.16

  다운로드 장바구니
• 

  부산대학교 기전실 학번 순차회로

  서론> 논리회로 및 기초전자전기실험으로 배운 지식을 활용하여 학번을 출력하는 순차회로를 설계하는 과정입니다. ... 저희 분반의 경우 D Flip Flop을 사용한 회로와 JK Flip Flop을 사용한 회로 두 종류를 모두 설계하는 것이 예비 보고서였으며, 실험실에서는 둘 중 하나만 구현하는 것이 ... 이론과 직접 설계해 보는 것은 다르고, 설계가 잘못되었을 경우 실험실에서 모든 것을 처음부터 해야 하는 경우가 발생할 수도 있습니다.

  리포트 | 9페이지 | 1,500원 | 등록일 2021.07.18

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 - 실험 2. Digital Logic Gates 결과 보고서

  Xilinx ISE로 설계된 회로를 FPGA로 구현하고 그 동작을 확인한다.2. 퀴즈 답안지 및 정답1. a. ... 실험 2-BXilinx ISE에서 schematic으로 다음과 같이 설계하였다.퀴즈 (2-A) 회로퀴즈 (2-B) 회로설계한 것을 시뮬레이션 한 결과 다음과 같이 나왔다.퀴즈 (2- ... 디지털논리회로실험서강대학교 전자공학과2017년 2학기 결과레포트실험2. Digital Logic Gates실험2. Digital Logic Gates1. 실험목적1.

  리포트 | 10페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

  다운로드 장바구니
• 

  홍익대학교 전전 실험1 부호기 예비보고서

  조합논리회로는 실험에서 제시된 기본논리게이트들의 조합을 통해서 구성된 논리회로이고, 순서논리회로는 입력 에서는 조합논리회로에 관해서 실험하고, 순서논리회로는 다음 실험에서 다루도록 ... 조합논리회로 I : 부호기1. 목적조합논리회로의 기본적인 예가 되는 복호기와 부호기의 동작 원리 및 특성을 확인하고 부호 변환기의 동작을 살펴본다.2. ... 우선, 이 실험에서는 조합논리회로의 기본적인 예가 되는 복호기와 부호기에 관해서 실험하도록 한다.OR, AND, NOT 등 기본 논리 회로를 조합하여 만든 논리회로로서 여러 개 의

  리포트 | 9페이지 | 2,000원 | 등록일 2020.12.25

  다운로드 장바구니
• 

  건국대학교 편입학 전기전자공학부 학업계획서

  , 교류여자기기, 컴퓨터구조, 랜덤프로세스, 논리회로, 회로이론, 반도체공학, 임베디드컴퓨팅, 소프트웨어공학 등의 수업을 이수하고 싶습니다. ... 학업계획 및 진로계획을 구체적으로 기술하시오.저는 건국대학교 전기전자공학부에 편입학을 하고 나서 스마트그리드, 영상신호처리, 로봇공학, 통신시스템설계, 알고리즘응용, 데이터통신, 마이크로프로세서응용 ... OOO공학실험을 할 때는 OO팁이 부러져서 실험을 못하고, 또 OOOO는 컴퓨터가 OO프로그램을 제대로 작동시키지 못해서 실험을 못하게 되었습니다.

  자기소개서 | 1페이지 | 3,800원 | 등록일 2023.12.28

  다운로드 장바구니
• 

  시립대 전전설2 Velilog 결과리포트 6주차

  결론 및 고찰이번 실험은 이제까지 했던 Combinational Logic Design (논리 조합회로) 과는 다른 Sequential Logic Design (순차 조합회로) 를 ... 실험 목적2. 배경 이론3. 결과4. 결론 및 고찰1. ... 설계해보는 실험이다.

  리포트 | 14페이지 | 2,000원 | 등록일 2021.12.11

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 레포트 3주차

  토의 및 결론이번 실험에서는 decoder및 encoder, 7-segment 등의 동작원리에 대해 배울 수 있었다. ... 디지털 논리회로 실험 결과 보고서3주차 Decoders and Encoders5조1.실험제목: Decoders and Encoders2.실험목적:-일반적인 binary decoder의 ... -표시장치(display devices)의 동작원리를 이해한다.3.이론1) Combinational circuit designCombinational 논리 회로 설계의 기본이 되는

  리포트 | 12페이지 | 1,000원 | 등록일 2020.08.12 | 수정일 2020.08.26

  다운로드 장바구니
• 

  홍익대 디지털논리실험및설계 1주차 예비보고서 A+

  디지털 논리실험 및 설계 1주차 예비보고서1. ... -전자 회로에서 (+)극과 (-)극이 직접 연결되면 ‘쇼트’가 일어나 회로에 갑자기 큰 전류가 흘러 부품이 모두 타버릴 수 있다.1.3 기본 실험 (4)의 회로를 구현하시오.1.4 ... 응용 실험 (2)의 회로를 구현하시오.1.5 응용 실험 (3)의 결과를 예상해보고 본인의 생각을 서술하시오.

  리포트 | 6페이지 | 1,000원 | 등록일 2023.09.18

  다운로드 장바구니
• 

  [전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 2주차 예비+결과(코드포함) HBE-Combo2-SE board

  실험목표1)Xilinx를 활용하여 간단한 논리 게이트를 설계하고, 이들을 이용하여 Instance Symbol 기능을 활용하여 복잡한 회로를 설계한다.2)Isim을 활용하여 설계한 ... 게이트 및 회로의 동작을 Simulation하고 이론과 비교 및 확인한다.나.이론적배경1)OR gate는 두 입력이 모두 0일 때만 출력이 0이고, 나머지 경우엔 출력이 1인 논리 ... XOR gate는 두 입력이 서로 다를 때 출력이 1이고, 두 입력이 같을 때는 출력이 0인 논리 게이트이다.2)Half Adder는 XOR gate와 AND gate로 이루어지며,

  리포트 | 8페이지 | 2,000원 | 등록일 2021.03.26 | 수정일 2021.06.18

  다운로드 장바구니
• 

  14주차 Digital CMOS Circuit 예비보고서

  실험 1에서 설계한 NAND GATE의 출력에 단순히 inverter를 거치는 회로이므로 출력신호의 논리값은 실험1에서와 정확히 반대가 되는 것을 확인할 수 있다.위의 결과를 바탕으로 ... 수행실험 결과 및 고찰Lab 1. ... 결 과 보 고 서학 과학 년학 번조성 명전자공학실험 제목Digital CMOS Circuit실험 목적MOSFET을 이용한 digital 회로를 설계하고 그 동작을 이해한다.실험 내용Lab

  리포트 | 9페이지 | 1,000원 | 등록일 2021.11.08

  다운로드 장바구니