"클럭 주기" 검색결과 201-220 / 909건

• 

  MCU(마이크로 컨트롤러 유닛)인터럽트의 이해와 사용

  에지 트리거로 사용되는 인터럽트는 최소 1 주기 이상의 펄스폭을 가져야 하며 , 레벨 트리거를 사용하는 경우에는 현재 실행 중인 명령어가 끝날때까지 LOW 레벨을 유지 하여야 한다 ... I/O 클럭은 아이들 (idle) 모드를 제외한 모든 슬립 (sleep) 모드에서 동작을 하지 않기 때문에 슬립 모드를 해제하는 수단으로 사용 될 수 없다 . ... 레지스터 설정으로 가능하다 .External Interrupt Control Register B – EICRB INT4~INT7 의 에지 트리거 방식에 의한 외부 인터럽트는 I/O 클럭에

  리포트 | 25페이지 | 1,000원 | 등록일 2018.09.11 | 수정일 2018.12.08

  다운로드 장바구니
• 

  동기순차 논리회로 해석 및 시스템 설계

  동기순차논리회로 해석 및 시스템 설계동기순차논리회로는 클럭이라는 주기적인 신호에 동기하여 순차적으로 동작하는 회로를 말한다. ... 클럭신호는 주기와 주파수로 표현되며 한클럭의 형태는 상승부(상승에지)와 하강부(하강에지)로 구분하여 부른다.6.1 D 플립플롭의 해석과 회로설계6.1.1 D플립플롭을 사용한 순차회로의 ... 있는 RS 플립플롭은 클럭에 동기하여 순차적으로 동작한다.

  리포트 | 31페이지 | 5,000원 | 등록일 2017.12.31

  다운로드 장바구니
• 

  디지털실험 - 실험 12. 쉬프트 레지스터 결과

  - PRESET는 ACTIVE-LOW이므로 항상 Q를 1로 세트시키기 때문에 입력에 관계없이 모든 플립플롭의 Q는 1로 세트되어 있다.2) 실험 4에서 주기는 얼마인가? ... 쉬프트 레지스터조13조회로도 구성입력 D = 1, 0번째 클럭입력 D = 1, 1번째 클럭입력 D = 1, 2번째 클럭입력 D = 1, 3번째 클럭입력 D = 1, 4번째 클럭입력 ... D = 0, 1번째 클럭입력 D = 0, 2번째 클럭입력 D = 0, 3번째 클럭실험 1은 SN7474소자를 이용하여 회로를 구성한 직렬입력-직렬출력에 대한 실험이다.

  리포트 | 6페이지 | 1,500원 | 등록일 2017.04.02

  다운로드 장바구니
• 

  <컴퓨터공학 - 디지털공학개론> 1. 카운터의 응용으로 디지털시계의 회로도를 완성해 가는 과정을 설명하시오. 2. 4가지 기본형 레지스터의 분류에 속하는 IC들을 정리하시오.

  임의의 주기적인 파형의 주파수를 측정하는 디지털 기기Ⅱ. ... =1: 시프트 동작CLK INH 단자가 0이면 클럭펄스가 입력됨4) IC 74195: Parallel Access 4Bit Shift Register4비트 병렬입력-병렬출력 기능과 ... =0이면, 모든 레지스터의 출력이 Clear클럭의 상승 에지마다 입력된 직렬 데이터가 쉬프트되어 저장됨3) IC 74165: Parallel Load 8-Bit Shift Register8개의

  방송통신대 | 5페이지 | 10,000원 | 등록일 2016.12.15

  다운로드 장바구니
• 

  시프트 레지스터와 시프트 카운타

  주기로 모든 비트를 한 자리씩 옮기는 것을 확인 할 수 있었다.(00000 -> 10000 -> 01000)레지스터가 선형인 경우에는 한 비트가 한 쪽 끝에서 삽입되고 반대쪽 끝에서 ... 입력출력CLKABCDE0하강000001하강100002하강010003하강001004하강000105하강00001회로 구성도실제 회로도 구성[기초실험-2]4.실험사진[기초실험-1][응용실험-1][응용실험-2]5.고찰[기초실험-1과 응용실험-1]에서 시프트 레지스터는 매 클럭

  리포트 | 5페이지 | 1,000원 | 등록일 2019.06.21

  다운로드 장바구니
• 

  31, 33장예레(비교기 회로, 발진기 회로)

  방전시간은 출력이 low 인 동안의 시간이다.클럭 파형의 주기 T는t _{1}과t _{2}의 합이 된다. ... 출력은 주파수의 펄스 클럭 파형이다. 주파수는f= {1.44} over {(R _{A} +2R _{B} )C} 로 계산 가능하다. ... 즉, 회로는 발진을 일으켜 출력이 주기적인 구형파(rectangular wave)가 된다.타이밍 커패시터 C는 저항R _{A}와R _{B}를 통해서+V _{CC}로 충전된다.

  리포트 | 5페이지 | 1,000원 | 등록일 2018.10.31

  다운로드 장바구니
• 

  [컴퓨터구조] 중간범위 간단 정리

  주파수(주기가 짧으면 많은 명령 처리, 명령어 수행속도 결정)② 워드크기(CPU가 한번에 읽고 쓸 수 있는 비트수)③ 캐시 메모리(CPU가 데이터를 고속 접근하게 도와주는 기억장치 ... 듀얼 프로세서(dual processor)CPU를 두 개를 장착함으로써 작동 클럭 / 캐쉬 등등이 서로 공유되지 않는 형태? ... 듀얼 코어 프로세서(dual core processor)캐쉬 / 작동클럭 등등이 전부 공유되는 하나의 반도체 구조SIMD 조직?

  리포트 | 8페이지 | 1,000원 | 등록일 2019.04.01

  다운로드 장바구니
• 

  디지털실험 - 실험 12. 쉬프트 레지스터 예비

  (단, 입력 CLK의 주기는 100ns이다.)이 그림은 4비트 쉬프트 레지스터를 나타낸 것인데 여기에서 첫 번째 플립플롭의 출력을 D, 두 번째 플립플롭의 출력을 C, 세 번째 플립플롭의 ... 대부분의 디지털 시스텝에서는 주 클럭 발생기가 연속적으로 클럭 펄스를 공급하고 클럭펄스는 시스템내에 있는 모든 플립플롭과 레지스터 등에 인가되어 전 시스템 내의 모든 동작을 동기시킨다 ... 그리고, 클럭은 모든 플립플롭에 동시에 가해져, 데이터의 전송은 클럭에 동기된다.쉬프트 레지스터는 데이터를 취급하는 방법에 따라 다음과 같이 구분된다.1.

  리포트 | 19페이지 | 1,500원 | 등록일 2017.04.02

  다운로드 장바구니
• 

  디지털실험 - 실험 10. 4-Phase clock 발생기 결과

  Low값을 출력, 그 이후에 60.0~110.ns까지 High값 출력.Y0, Y2의 경우 계속해서 High값을 출력하였고, Y1, Y3는 시작되는 구간은 다르지만 총 8구간이 한 주기인 ... 구성하여 파형을 측정하는 실험이었다. 3상클럭은 4상클럭과 달리 클럭이 3번 High가 입력될 동안 2개의 출력파형이 번갈아 High를 출력하는 것이다. ... 클럭은 4상 클럭과 달리 phi _{1}, phi _{2}가 각각 번갈아가면서 출력된다는 것을 알 수 있었다.

  리포트 | 1,500원 | 등록일 2017.04.02

  다운로드 장바구니
• 

  타이머와 PWM 예비보고서

  시스템 클럭의 4주기만큼 지연되어 동작- 비트 6(ICESn (입력 캡쳐 에지 선택)): 1로 설정 시 캡쳐 신호가 상승 에지일 때 캡쳐가 수행한다. 0으로 설정 시 캡쳐 신호가 하강에지일 ... 소스, 클럭은 하향 에지에서 동작111T1 핀에 연결된 외부 클럭 소스, 클럭은 상승1B 플래그가 1로 설정되어 인터럽트가 발생하고, 이에 해당하는 인터럽트 벡터를 참조한다.- 비트 ... 선택)): 타이머/카운터1과 3의 클럭 소스 또는 프리스케일러의 분주 비를 선택하는 기능이다.CSn2CSn1CSn0클럭 소스의 기능000클럭 소스 차단(타이머/카운터0의 기능이 정지됨

  리포트 | 17페이지 | 1,000원 | 등록일 2015.11.09

  다운로드 장바구니
• 

  디지털공학실험 07. 직렬덧셈기 결과

  adder는 2개의 시프트 레지스터가 Full Adder로 입력하여 더해진 출력값을 다시 1개의 레지스터에 저장하는 회로이다.C는 carry되는 값을 뜻하고 D플립플롭을 통하여 클럭이 ... [Test Bench Code]clk이 0이면 50us만큼 주기가 있고 1역시 50us의 주기를 가진다.st가 1일때도 50us의 주기를 설정하였다. ... [시뮬레이션]xout값은 x값과 같다고 설정했기 때문에 x값과 같게 나오는 것이다.주기는 계속 100us가 나와야하는데 그 이유는 clk이 들어갈 때 50us, st는 계속 1이 나오기

  리포트 | 3페이지 | 1,000원 | 등록일 2017.06.29

  다운로드 장바구니
• 

  논리회로실험 결과보고서8 Counter

  Counter를 크게 보면 Timer와 Counter로 나눌 수 있는데, 주기적인 신호인 클락신호를 받을 때마다 Count를 하는 것은 Timer이고, 특정 이벤트의 수를 Count하는 ... 동기식 카운터는 모든 F/F들이 하나의 공동 클럭에 연결되어있는데, 회로를 보면 전단 출력이 후단의 J핀으로 들어가고, 클럭은 모두 동시에 받음을 알 수 있다. ... 반대로 동기식 Counter는 모든 F/F들이 하나의 공동 클럭에 연결되어 있다.

  리포트 | 6페이지 | 1,500원 | 등록일 2017.03.09 | 수정일 2017.05.30

  다운로드 장바구니
• 

  09-논리회로설계실험-예비보고서

  먼저 예시로 올라온 분주기의 경우에는 짝수크기로 클럭을 나누는 분주기이기 때문에 PPT의 내용대로 riging edge 혹은 falling edge 중 하나만 고려해서 생각해보면 쉽게 ... 10ns인 클럭을 1/25로 분주하기1) VHDL 코딩2) 시뮬레이션4. ... 따라서 process문 안에 CLK를 넣어서 CLK의 변동하는 타이밍에 CNT가 증가하게 만들어 주고 1/5 분주기를 공책에 손으로 모델링해 항상 정확한 1/25 분주를 하는 분주기를

  리포트 | 8페이지 | 2,000원 | 등록일 2016.05.13 | 수정일 2021.07.28

  다운로드 장바구니
• 

  디지털실험 - 실험 15. UpDown 카운터 예비

  입력 CLK의 주기는 40ns이다.)4. ... 3) 는 회로를 클럭에 동기시켜 확장시킨 회로이다.입력 X 및 클럭의 신호구성은 실험 2와 동일하다. 먼저 회로를 리세트시키고 X=1로 하여 CBA=111까지 증계수하라. ... 시간은 분 단위로만 작동 가능하며, 시뮬에서는 단지 파형의 결과를 보이기 위해서 클럭 신호를 빠르게 주었다. 분 단위로 작동하게 하려면 클럭 신호를 더 늦게 보내면 될 것이다.

  리포트 | 13페이지 | 1,500원 | 등록일 2017.04.02

  다운로드 장바구니
• 

  논리회로실험 결과보고서6 Latch & Flip-Flop

  클럭 신호란 논리상태 High와 Low가 주기적으로 나타나는 신호를 말한다. 클럭 신호를 사용하는 이유는 신호를 구별하기 위함이다. ... 즉, Latch와 F/F은 클럭 신호의 유무에 그 차이가 있음을 알 수 있다.? ... 이 결과는 Latch와 F/F의 차이, 즉 클럭 신호의 사용 유무의 차이에 있음을 알 수 있었다.

  리포트 | 5페이지 | 1,500원 | 등록일 2017.03.09 | 수정일 2017.05.30

  다운로드 장바구니
• 

  CMOS 회로 예비보고서

  회로CMOS 인버터 회로 구성CMOS 인버터 회로에 대해 입력 0V와 5V에 대한 출력전압INOUT0V5V5V0VB와 동일f = 10kHz 입력이면 T=0.01s = 10ms즉 한주기에 ... 한쪽에 5V를 인가하고 다른 쪽에는 디지털 클럭 신호를 인가하여 출력 파형을 관찰CMOS의 입출력 특성Voltage 값을 parameters를 이용하여 0.2V씩 증가시켰는데 그에 ... 5ms로 입력CMOS 게이트74HC02를 이용하여 출력 구하기ABOUT0V0V5V0V5V0V5V0V0V5V5V0V한쪽에 0V를 인가하고 다른 쪽에는 디지털 클럭 신호를 인가하여 출력파형을

  리포트 | 6페이지 | 1,000원 | 등록일 2016.12.15

  다운로드 장바구니
• 

  컴퓨터활용능력(컴활) 1급 필기 기출 핵심개념 요약

  주파수 : 전류가 흐르는 상태와 흐르지 않는 상태의 반복으로 작동, 이 전류의 흐름을 의미함: CPU는 클럭 주기에 따라 명령을 수행, 클럭 주파수가 많을수록 연산 속도가 빠름: ... PC의 클럭 속도 단위는 보통 GHz 사용. (1Hz= 1초 동안 1번의 주기가 반복): 컴퓨터의 메인 보드에 공급되는 클럭은 CPU의 속도에 맞추어 적절하게 적용되어야 안정적으로 ... .- DRAM은 주기적으로 재충전이 필요하며, 주기억장치로 사용된다구분정적램(SRAM)구성소자플립플롭재충전필요하지 않음(전원이 공급되는 동안에는 기억내용이 유지)전력 소모많음접근 속도빠름집적도낮음가격고가용도캐시메모리16

  시험자료 | 9페이지 | 2,000원 | 등록일 2017.03.09

  다운로드 장바구니
• 

  JK Flip Flop 과 클락 생성

  주기를 결정하는 주파수3. 한 주기 동안 상태 H와 L의 시간비인 듀티비가 있다.클럭 신호는 디지털회로에서 많이 사용하므로 신호의 크기는 전압으로 나타난다. ... .- NE555 Timer를 이용하여 원하는 주기의 클락을 생성할 수 있다.- 수동진동자(Crystal 또는 Oscillator)를 이용하여 원하는 주기의 클락을 생성할 수 있다.2 ... 신호에서 한 주기 동안 H와 L의 시간차비인 듀티비가 보통 50%인 방형파를 많이 사용한다.

  리포트 | 8페이지 | 1,000원 | 등록일 2016.04.12

  다운로드 장바구니
• 

  ATmega128_PWM 보고서

  사용자의 프로그램에서 플래그를 클리어 하기 위해서는 플래그 비트에 ‘1’을 써야 한다.TCNT == OCR코드작성(주기)Non-INVINV1. OCR 업데이트2. ... 제어레지스터WGM0WGM1Mode00Normal Mode10CTC Mode01PC PWM Mode11Fast PWM ModeCOM01COM00Mode01Non-INV11INVCS02CS01CS00분주비000클럭

  리포트 | 7페이지 | 1,000원 | 등록일 2017.10.30 | 수정일 2020.07.04

  다운로드 장바구니
• 

  디지털실험및설계 예비(시프트 레지스터)

  클럭 주기의 횟수가 데이터열의 길이보다 크지 않으면, 데이터 출력은 순서대로 병렬 데이터를 읽을 것이다.④ 병렬입력, 병렬출력병렬입력으로부터 데이터를 취하고 레지스터가 클럭이 입력될 ... 이것이 1 (쓰기)이면 시프트 레지스터는 일반적으로 동작하며, 모든 클럭 주기마다 입력 데이터는 한 번씩 상승하고, 데이터는 레지스터의 마지막은 손실된다. ... 데이터를 시프트하기 위해서, 제어신호는 1 이고 레지스터는 클럭이 입력된다.

  리포트 | 8페이지 | 1,500원 | 등록일 2015.12.05

  다운로드 장바구니