"클럭 주기" 검색결과 141-160 / 909건

• 

  부산대 555timer 2 결과 보고서

  LED 및 램프 플래시, 펄스 생성, 논리 클럭, 톤 생성, 보안 경보, 펄스 위치 변조 등이 사용됩니다. 555는 아날로그 값을 펄스 길이로 변환하여 간단한 ADC로 사용할 수 있다 ... (예를 들어, 타이밍 저항으로 서미스터를 선택하면 온도에 의해 결정된 출력 펄스의 주기로 온도 센서에서 555를 사용할 수 있다). ... 마이크로프로세서 기반 회로를 사용하면 펄스 주기를 온도로 변환하고 선형화하며 교정 수단까지 제공할 수 있다.모노스터블(원샷) 모드 이 모드에서 555는 "원샷" 펄스 발생기로 작동합니다

  리포트 | 10페이지 | 2,500원 | 등록일 2024.02.01

  다운로드 장바구니
• 

  [방송통신대학교]운영체제_동영상강의,기출_핵심요약노트

  이용페이지 프레임에 적재 : 참조 비트는 0페이지 참조 : 참조 비트는 1교체 대상 선택 방법 : 큐의 선두를 꺼내 참조 비트 조사, 0이면 교체, 1이면 0으로 바꿔 큐의 뒤로* 클럭 ... 0, m=1③ r=1, m=0④ r=1, m=1적은 오버헤드로 적절한 성능을 낼 수 있음LRU와 유사하면서도 실제로 자주 쓰임동일 그룹 내에서의 선택은 무작위모든 참조 비트 r을 주기적으로

  방송통신대 | 30페이지 | 3,000원 | 등록일 2023.04.09

  다운로드 장바구니
• 

  교재 1.7.1절 개인용 컴퓨터와 2.6절 컴퓨터산업의 미래를 읽고 최근 많이 사용되며 서로 다른 기능을 하는 것으로 생각되는 개인용 컴퓨터 또는 모바일 장치 3 대를 선정한다. 각각 서로 다른 특징(또는 기능이나 사용용도)을 간단히 설명한다. 서로 다른 특징을 구별하기 어려우면 아래 (나)의 사항으로 판단한다.

  기존 오버클럭이 가능한 9700K, 9900K에 비해 클럭이 낮으므로 성능 또한 이에 비례해서 살짝 낮다. ... PLUS전통적으로 애플은 숫자 넘버링이 올라가는 라인업과 숫자 넘버링은 유지한 채 s를 접미시킨 일종의 개선판 라인업을 격년 주기로 출시했었지만, 이번에는 바로 숫자 넘버링이 올라가는 ... 주기프로그램이나 데이터를 영구히 저장하기 위한 기억장치로 자기테이프 등과 같은 순차적으로만 접근할 수 있는 순차접근 기억장치와 자기디스크 등과 같은 직접 접근이 가능한 직접접근 기억장치로

  방송통신대 | 9페이지 | 3,000원 | 등록일 2020.05.30

  다운로드 장바구니
• 

  공무원/군무원/공기업 통신직 전공 핵심!! 61개 문답 (이것만이라도 준비해가세요)

  정지위성- 적도 상공 약 36,000km의 궤도상에 위치하여 위성의 궤도 주기와 지구의 자전 주기를 일치시킨 인공 위성으로, 통신ㆍ기상 관측에 쓴다. ... 왜곡된 파형을 다시 재생시켜주는 기능이며,식별재생(regeneration)은 송신 신호와 같은 크기로 증폭하여 재생하는 기능입니다.타이밍재생(retiming)은 디지털 신호로부터 클럭을

  자기소개서 | 6페이지 | 7,000원 | 등록일 2022.09.21

  다운로드 장바구니
• 

  디지털 시계 실습 vhdl 레포트 (12,60진 카운터)

  실습용 보드인 DE2 보드에서 생성되는 CLK은 50Mhz 이므로 이것을 1초 주기로 만들기 위하여 카운터를 이용한다. 50Mhz 중 절반인 25M 번을 세어서 출력을 1 다시 25M번을세어 ... 들도 FND_DATA의 0이 led의 점등임을 고려하면 해당 숫자가 나옴을 알 수 있다.Vhdl를 이용한 코드.출력 결과1초 생성기이론적 배경디지털 시계를 만들기 위해 1초마다 클럭을 ... 이를 통해 주기가 1 초인 클럭이 만들어 진다.Vhdl를 이용한 코드출력 결과60진 카운터이론적 배경디지털 시계구성에서 필요한 카운터로 60초, 또는 60분이 되었을 때 carry발생을

  리포트 | 19페이지 | 2,000원 | 등록일 2020.10.05

  다운로드 장바구니
• 

  코로나 극복 생활방역에서 IOT 기술접목

  체온이 정상체온 인지 또는 내가 어디 아픈데 이야기를 못하는 등을 들 수 가 있는데, 이러한 미취학아동의 부모나, 노인층 부모님을 둔 자녀 입장에서는 늘 같이 있지 못할 수 있고, 주기적 ... 다중 레벨 회로로, 설치 공간 크기를 줄이도록 만들어졌다.저소음 증폭기(LNA), 표면 음향파(SAW) 필터, 온도 제어 크리스털 오실레이터(TCXO), 전력 관리 장치인 실시간 클럭

  리포트 | 3페이지 | 2,000원 | 등록일 2020.12.26

  다운로드 장바구니
• 

  시스템프로그래밍 ) 임베디드 시스템의 특징에 대해 정리하고 최근 임베디드 시스템이 많이 활용되고 있는 분야에 대한 사례를 조사하여 요약 정리하시오.

  여기서 성능이 낮다는 말은 단지 클럭 속도만을 뜻하는 것이 아니다. ... 때문에 Software가 주기적으로 타이머를 건드리지 않으면 전체 system을 초기화 시켜버리는 와치독 타이머라고 하는 전자 부품을 다는 경우도 있다.Embedded system의

  리포트 | 6페이지 | 5,000원 | 등록일 2023.01.20

  다운로드 장바구니
• 

  부산대 응전실1 4주차 예비보고서(A/D, D/A 변환기)

  A/D 변환기는 클럭 동작 속도, 샘플링율, 해상도 또는 분해능, 구조 등에 따라 구분합니다. ... A/D 컨버터는 아날로그 신호의 진폭을 이산적인 주기로 추출하여, 부호로 표시된 디지털 신호로 변환합니다. A/D 변환된 디지털 신호의 bit수를 분해능이라고 합니다.

  리포트 | 9페이지 | 1,500원 | 등록일 2022.04.13

  다운로드 장바구니
• 

  서울시립대 전자전기설계2(전전설2) 4주차 사전보고서

  이런 특성을 이용하여 always 구문에서는 @(sensitivity_list)를 사용하여 클럭이 발생시키는 입력이 같아도 이전 상태와 현재 상태를 구분할 수 있는 특징을 가져 하나 ... 테스트벤치 구문에서 20ns 주기로 1과 0을 토글링 하는 신호를 생성하는 코드를 작성하시오.module Jong_and2_tb;// Inputsreg a;reg b;integer

  리포트 | 6페이지 | 1,500원 | 등록일 2019.10.13

  다운로드 장바구니
• 

  저전력 VLSI 기술

  한주기 동안 두번 샘플링하는 방법 장 단 Double sampling단열회로 1 소스와 드레인 사이에 전압 전위가 있을 때 트랜지스터를 켜지 않는다 . 2. ... 전원을 분리하여 불필요한 power 소모를 줄임 장 단 DVFS동작속도를 확보하여 증폭기의 속도를 감소 시킬 수 있기에 전류소모 감소 회로도가 다소 복잡 Double sampling 클럭의

  리포트 | 17페이지 | 1,000원 | 등록일 2020.04.29

  다운로드 장바구니
• 

  아주대학교 소프트웨어학과 자기소개서 및 면접 문제 +후기 (합격, 장학생)

  명령 처리장치의 구조적 개선 없이 소프트웨어적으로 연산 성능을 향상시킨 능동적 클럭 부스트, 분류를 통한 작업 예측 알고리즘 등의 사례는 저의 인식을 변화시키기에 충분했습니다. ... 친구들의 많은 사용기들 중 저는 특히나 비만으로 고민하던 친구가 프로그램의 추천대로 저녁시간에 달리기를 20분씩 날마다 주기적으로 시행한 결과 3주라는 시간만에 정상체중으로 들어선

  자기소개서 | 7페이지 | 7,000원 | 등록일 2023.02.01 | 수정일 2023.02.02

  다운로드 장바구니
• 

  아주대학교 자동제어실험 5번 실험 / 스텝 모터 및 RC 서보모터 / 예비보고서

  L297의CLOCK, CW/CCW, Half/Full, ENABLE은 스텝 모터를 구동시키기 위한 입력들이다.CLOCK모터의 속도를 제어하는 클럭펄스를 인가하는 측정하여 표를 완성한다.실험 ... 정전시 발전제동이 용이하지만, 대용량의 모터는 제작할 수 없다.서보 모터서보 모터의 종류서보모터는 펄스의 주기로 움직임과 정지를 결정하는 모터이다. ... 드라이버가 포함되어 있으며 PWM 신호만으로 제어할 수 있다.4RC서보모터에서 사용하는 PWM 신호는 그림과 같이 일반적인 펄스 신호와매우 다른 형태를 가지고 있다.5제어신호는 주기적으로

  리포트 | 5페이지 | 1,000원 | 등록일 2022.03.06

  다운로드 장바구니
• 

  정보처리기사(필기)

  먼저 처리> 우선순위> HRN> 기한부- 선점 스케줄링(Preemptive): 우선순위가 높은 프로세스가 CPU 빼앗아 사용=> 대화식 시분할 시스템에 적합=> 인터럽트용 타이머 클럭 ... 하드웨어 구성, 네트워크 구성 파악=> 1단계- 시스템 구성 : 업무 구분- 시스템 기능 : 주요 기능, 하부 기능, 세부 기능- 인터페이스 : 데이터 종류데이터 형식프로토콜연계유형주기 ... 인터페이스 오류 확인 및 처리 보고서 작성1) 오류 확인 방법- 오류 발생 즉시 확인> 오류 메시지 알림> 오류 SMS 발송> 오류 이메일 발송- 주기적인 오류 발생 확인> 오류 로그

  시험자료 | 44페이지 | 3,000원 | 등록일 2024.02.19

  다운로드 장바구니
• 

  조선대 전자회로실험 디지털시계 과제 레포트

  즉 커패시터 C 의 전압 충전과 저항 R 을 통한 방전을 주기적으로 반복하므로 발진주파수는 C 와 R 에 의해 결정 된다. ... 있는 IC 패키지입니다.설명 재료 설명 설치 방법 4020 IC 오른쪽 그림처럼 14개의 카운터가 직렬로 연결되어서 1개의 카운터를 지날 때마다 2분주가 됩니다. 16384Hz를 클럭에 ... 구동하기떄문에 7-세그먼트 LED는 공통 애노드형을 사용합니다.동작원리 디지털 시계 발진 회로 분주 회로 디코더 회로 카운터 회로 표시 회로동작원리 디지털 시계 발진 회로 일정한 주기

  리포트 | 19페이지 | 1,500원 | 등록일 2019.11.07 | 수정일 2019.12.07

  다운로드 장바구니
• 

  (완전 세세한 정리, 끝판왕) 시립대 전전설2 6주차 Lab06 결과 레포트 Sequential Logic 1, 전자전기컴퓨터설계실험2,

  )를 생성하는 1/10 분주기를 디자인codetest benchpinsimulation8) 실습[8] 응용과제다음 회로를 디자인 하시오.초기값: Q[0]=1, Q[1]=0, Q[2] ... 0010Q=0011Q=0100▼en=1, mode가 0일 때Q=1011Q=1010Q=1001Q=1000Combo box 실험결과7) 실습[7] 100kHz 마다 하나씩 펄스 (분주 클럭

  리포트 | 25페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

  다운로드 장바구니
• 

  반도체에 대한 리포터

  DDR II 는 초기 클럭이 533MHZ 이며 향후의 높은 FSB를 지원하는 CPU를 위해 태어난 것이다. ... 인텔의 경우 프로세서 발표에 앞서, 적어도 6개월 전에는 관련 칩셋 등을 PC 제조업체나 주기판 업체 등에 공급한 뒤 시제품을 제작할 수 있도록 돕고 있다. ... 종류로는 전원이 연결된 상태에서 일정한 주기마다 리프레시(refresh) 조작을 해주어야만 정보가 지워지지 않는 다이내믹램(DRAM)과 전원만 연결되어 있으면 정보가 지워지지 않는

  리포트 | 5페이지 | 2,000원 | 등록일 2020.10.25

  다운로드 장바구니
• 

  (A+/이론/예상결과/고찰) 아주대 통신실험 결과보고서11

  하지만, random해 보이는 주기적인 sequence는 시프트 레지스터의 개수를 사용하여 쉽게 생성할 수 있기 때문에 PRBS 신호를 사용한다.2. ... Fine Fractional Clock Period를 100% 했을 때는 약 한 클럭 정도 딜레이가 생김을 결과를 통해 확인 할 수 있다.6.Integral Clock Periods

  리포트 | 17페이지 | 1,500원 | 등록일 2021.10.24

  다운로드 장바구니
• 

  제10장 래치와 플립플롭 결과보고서

  .- 바운싱현상을 주기적으로 줄 수 있는 상황이 아니기 때문에 ‘싱글모드’로 측정한다.- 화면의 결과: 빈 화면이 나온다.3) 스위치를 뗀다(즉, a지점을 끊는다).- 화면에는 정지된 ... JK플립플롭의 동작을 실험을 통해 이해한다.1) 74LS76을 이용하여 실험을 하라.- 소자에 공급전원을 연결하는 것을 잊지말라: 13번 핀은 GND, 5번핀은 +5V를 인가한다.- 클럭입력인가는

  리포트 | 6페이지 | 1,500원 | 등록일 2020.02.10

  다운로드 장바구니
• 

  디지털 논리회로 Xilinx와 key, dot matrix를 활용한 패턴 저장, 표출

  이 회로는 FDC1 의 SW의 logic level 을 FDC2로 클럭에 맞춰 넘겨준다. ... 하므로 검은색 M2_D1을 통해 시연모드를 클릭하게 되면 점멸상태가 아닌 현재 위치의 아웃풋으로 대체 되도록 하였다.Figure 16그렇게 나온 column의 아웃풋은 0.5초의 주기로

  리포트 | 17페이지 | 2,000원 | 등록일 2020.12.03

  다운로드 장바구니
• 

  VHDL을 통해 구현한 Counter

  아래의 그림은 J-K플립플롭으로 설계한 4비트의 counter이다. 0000~1111까지 클럭이 발생할 때마다 비트수가 1씩 커지는 상향식 counter의 구조와 타이밍도를 나타낸 ... 추가적으로 clk가 10ns주기로 움직이는 것도 wave 상에서 관찰할 수 있었고, rst_n=0이 되면, 다른 값에 관계없이 cnt=000(LOW)가 된다는 점이 눈에 띄었다.2)

  리포트 | 14페이지 | 2,000원 | 등록일 2020.12.27

  다운로드 장바구니