"8*1 mux" 검색결과 321-340 / 544건

• 

  VHDL MUX and DEMUX(vhdl prelab 입니다)

  출력은 출력 선택 신호에 의해 선택된다.◎ 8 입력 MUX – 74LS151그림는 74LS151의 8 입력 MUX의 로직 심볼을 나타내고, 그림는 74LS151 내부의 논리회로를 나타내고 ... 그 결과, 어드레스 입력단자에 입력되는 선택 신호에 관계없이 8개의 출력 신호는 active low로 동작함으로 Q1’~Q7’의 논리값은 ‘1’을 가지게 된다. ... E2’, E3와 3개의 어드레스(address) 신호인 A2, A1, A0, 그리고 8개의 출력 신호인 Q7’, Q6’, Q5’, Q4’, Q3’, Q2’, Q1’, Q0’들로 되어

  리포트 | 16페이지 | 2,000원 | 등록일 2008.09.28

  다운로드 장바구니
• 

  디지털 논리 실험, 멀티플렉서와 디멀티플렉서, 인코더, 디코더 결과 보고서

  이러한 기능을 verilog로 작성한 뒤 Digital Circuit Design Training Kit를 이용해서 확인하였다.Ⅱ 결과토의사항MUX_8_TO_1.vmodule MUX ... Ⅸ 실험결과0. 4×1 MUX(0) 소스코드module MUX_4_TO_1 ( I0, I1, I2, I3, Y, S );input I0, I1, I2, I3;input [0:1] S ... I1, I2, I3, Y1, S[1:2] );MUX_4_TO_1 b( I4, I5, I6, I7, Y2, S[1:2] );MUX_2_TO_1 c( Y1, Y2, Y, S[0] );endendmodulemodule

  리포트 | 11페이지 | 2,000원 | 등록일 2009.07.18

  다운로드 장바구니
• 

  컴퓨터구조 설계 프로젝트 Handheld PIG Game

  [10]TP2[9]TP2[8]TP2[7]PIN_AB24PIN_AA23PIN_AA24PIN_Y22PIN_W21PIN_V21PIN_V20TP1[6]TP1[5]TP1[4]TP1[3]TP1 ... TR2 (7-bit 2-to-1 MUX) ≥ 1100100(decimal 100)- logic for control unir{ROH}state(005)ROH =ONE? ... [1]SUB[0]PIN_T3PIN_R6PIN_R7PIN_T4PIN_U2PIN_U1PIN_U9TP1[13]TGIN 상태가 됨)BEGIN (DIE1나 DIE2가 1이면 BEGIN 상태가

  리포트 | 23페이지 | 1,000원 | 등록일 2014.07.09

  다운로드 장바구니
• 

  atmega32 ADC&USART

  LED의 회로도는 왼쪽의 그림과 같다.②가변 저항가변저항(Potentiome-ATMEGA32에는 10비트의 ADC가 있으며 A포트(0~7번) 8개의 입력을 MUX하여 받을수 있다. ... 1 , 1/8 , 1/64 , 1/256 , 1/1024)각자시간을 만들어 내는 것이 가능하다.1: 구하고자 하는 시간2: 1클락이 발생하는데 걸리는 시간3: 1카운트 할때 걸리는 ... 본론 - page 8-설계과제 진행 과정-설계과제를 통해 얻은 결과 정리4. 결론 설계과제 결과 중심 토론 - page 85. 부록 - page 9프로그램 코드1.

  리포트 | 12페이지 | 2,000원 | 등록일 2013.12.10

  다운로드 장바구니
• 

  논리회로실험) ALU 결과레포트

  ALU 회로는 지난 실험들에서의 add, sub, or, and 그리고 mux 의 .v 파일을 동시에 불러와 구현하여야 한다.1 . ... , N, AND, OR, XOR, NOT 의 8가지 종류를 구성하였다. ... [7]a[1]PIN_AB26LEDG[2]f[2]PIN_E25SW[8]a[2]PIN_AC25LEDG[3]f[3]PIN_E240 이 출력되었다.- A 의 값인 101011 와 B 의 값인

  리포트 | 11페이지 | 2,000원 | 등록일 2014.01.06

  다운로드 장바구니
• 

  verilog로 짠 mips 다중사이클 데이터패스 명령어추가

  각 명령 단계에 맞게 control 신호들을 적당히 조절해 줌으로써 쉽게 FSM을 구현 할 수 있었다. jal 명령어를 위해 RegDst가 들어가는 mux를 3to1로 바꾸어 줌으로써 ... *각 캡쳐 화면 밑에 추가 부연 설명 有◎DataPath.v ( Top module ) - 네모 상자 : control unit 포함 부분->jr 명령어를 위해 RD를 정해주는 MUX가 ... $sp가 1024를 가리키는 것을 볼 수 있고 ALU_Result 값이 8이 빠져서 3단계에서 1016이 됨을 알 수 있다.

  리포트 | 12페이지 | 3,000원 | 등록일 2011.10.13

  다운로드 장바구니
• 

  MUX의 회로를 NOT, NAND 게이트로 구성된 회로(결과보고서)

  동작은 외부 입력된 값들의 차를 실시하고, Ci에 빌려온 값이 있음, 값을 빌려오지 않고 차를 하는 동작을 확인할 수 있었다.- 실험 4는 8-input MUX 151소자를 통해서, ... 전가산기 회로를 구성하였는데 실험 2와 차이가 있는 것은 내부에 반환된 값을 이용해서 carry값을 발생한 것에 비해서 이 실험은 8-input을 제어하는 3개의 select 단자를 ... Bi1Y와 2Y는 각기 독립된 4 to 1 MUX 이므로1Y = 1C0A'B' + 1C1A'B + 1C2AB' + 1C3AB2Y = 2C0A'B' + 2C1A'B + 2C2AB' +

  리포트 | 7페이지 | 3,000원 | 등록일 2009.03.11 | 수정일 2018.07.08

  다운로드 장바구니
• 

  Chapter 8(pre)

  8-5. verilog HDL source for 4x1 MUX와 1x4 DEMUX1-2. decoder and encoderDiscrete data is expressed as ... /F table.module MUX_4_TO_1 (I0, I1, I2, I3, Y, S);inputI0, I1, I2, I3;input[1:0]S;outputY;regY;always ... T/F table for this circuit is shown in table 8-2.table 8-2. 8×3 T/F table for encoderInputOutputD0 D1

  리포트 | 14페이지 | 1,000원 | 등록일 2011.04.04

  다운로드 장바구니
• 

  계산기 설계도 및 이론

  : 7449◎calculotor 설계◎1) MUX멀티플렉서의 회로인 74157을 이용하여 구성하였다.A1~A4, B1~B4의 총 8개의 입력을 받으며 셀렉트 단자를 통해 4비트의 ... A4, B1~B4의 총 8개의 입력을 받으며A1~A4, B1~B4의 총 8개의 입력을 받으며 셀렉트 단자를 통해 4비트의 출력을 내보내게 된다.GN은 Enable 단자로써 Low 일 ... HALT / Halt◎타이밍 흐름◎◎전체 Data Flow◎◎사용소자◎레지스터 : 74194MUX : 74157가산기 : 74283JK/FF : 7476D/FF : 7474FND 디코더

  리포트 | 7페이지 | 2,500원 | 등록일 2009.10.31

  다운로드 장바구니
• 

  통신실험 결과보고서(Unit7)

  Bandwidth W= 2 (mf + 1) fm = _________kHz이 Bandwidth는 반드시 그림 7-23에 나타난 spectrum의 bandwidth에 상응해야한다.8) ... : CALSpectrum Analyzer의 눈금을 70KHz로 맞추어라7) Direct FM Multiplex Generator의 BASEBAND OUTPUT(MUX)에서 나타난 ... 엔지니어로서의 자세: 기술상의 업무에 대한 솔직한 비평을 구하고, 수용하고, 제공하며, 오류를 인정하고 수정하며, 타인의 기여를 적절히 인정한다.8.

  리포트 | 15페이지 | 2,500원 | 등록일 2013.12.19

  다운로드 장바구니
• 

  DVB-T

  4, 1/8, 1/16, 1/32 로 지정할 수 있다) symbol 사이의 신호를 구분하기 쉬워지고, delay로 인한 간섭을 최소화 할 수 있다.DVB-T는 OFDM의 2k 혹은 ... MUX Adaptation은 일련적으로 오는 패킷의 전송신호를 받게 된다. ... MUX Adaptation and Energy DispersalMPEG-2 TS는 패킷이라는 데이터를 일련적으로 다음 단계에 디지털 신호를 전송하게 된다.

  리포트 | 10페이지 | 3,000원 | 등록일 2010.06.27

  다운로드 장바구니
• 

  디코더인코더

  5-9에 대해서 (1)을 반복하여 표 5-7에 기입하라.(6) 책의 그림 5-7에 대해서 (1)을 반복하여 표 5-8에 기입하라.5. ... 시뮬레이션 :- BCD-to-10진 디코더- 8-to-2진 인코더- 우선순위 인코더- 4-to-1 멀티플렉서- 2-to-1 멀티플렉서- 1-to-4 디멀티플렉서6. ... - 다중화기(Multiplexer, MUX)다중화기는 많은 입력선중에서 한 선을 선택하여 그 선으로부터 2진 정보를 단일 출력선으로 보내는 조합회로이다.

  리포트 | 6페이지 | 1,000원 | 등록일 2011.03.28

  다운로드 장바구니
• 

  디지털시스템설계_마이크로프로세서_Shifter&Alu의설계

  0);-- 각 신호들이 8,4,2,1, 만큼 왼쪽 또는 오른쪽으로 shift된 결과를 저장한 신호들로-- 이 신호들이 각 mux로 들어가서 선택된신호들만이 dout으로 나오게 된다.component ... 오른쪽, 움직이지 않음11방향은 오른쪽, 8bit shift즉, 앞비트인 RLamount(4) 가 0이면 왼쪽, 1이면 오른쪽이로, 뒤의 비트는 8 또는 4,2,1 bit씩 shift하는 ... mux4_1 of mux16_4_1 isbeginprocess( sel, input_0 , input_1, input_2 , input_3)begincase sel iswhen "

  리포트 | 13페이지 | 1,500원 | 등록일 2008.02.19

  다운로드 장바구니
• 

  실험 4. 멀티플렉서와 디멀티플렉서

  예 비 보 고 서(1) 다음 회로도의 AND gate, OR gate와 Inverter를 결선하여 2x1 Mux를 설계해 보시오.※ 도움말 : AND 게이트와 OR 게이트의 bit ... Enable 단자에 알맞은 값이 들어가면 그 다음 Select 단자인 A0, A1, A2의 3개의 입력 단자를 이용해서8개의 출력단자 중 사용자가 원하는 단자를 선택하면 그 단자에서 ... 74HC13874HC138 칩은 3×8 DEMUX로 위와 같은 구조의 핀을 가지고 있다.먼저 Enable Low 단자인 E1과 E2에 Low, Enable High 단자인 E3에 High의

  리포트 | 12페이지 | 2,000원 | 등록일 2009.03.10

  다운로드 장바구니
• 

  12멀티플렉서를 이용한 조합논리-예비,결과보고서

  다른 방법은 ‘관련 이론’에서 보인 방식으로 8:1 MUX 하나를 사용하는 것이다. 보고서의 표12-1에 빅기에 대한 미완 상태의 진리표를 나타내었다. ... 이 회로는 그림 12-2(b)의 회로보다 간단하나 동일한 기능을 한다.이번 실험에서는 8:1 MUX 하나를 이용하여 4-입력 진리표 (16개 조합)에 대한 회로를 구현한다. ... 그림 12-2(b)는 오버플로우 감지기에 대해 이러한 아이디어를 개념적으로 보여주고 있다.실제적으로는 오버플로우 감지 논리를 구현하는데 8-입력 MUX가 필요하지는 않는다.

  리포트 | 11페이지 | 1,000원 | 등록일 2008.11.16

  다운로드 장바구니
• 

  아주대논리회로실험 4장.멀티,디멀티플렉서 예비(기본구성+빵판+예상결과)

  이 회로를 확장하여 선택 핀과 데이터 입력을 늘리게 되면 4x1, 8x1, 16x1 등의 먹스를 만들 수 있다.다음은 4x1 먹스의 회로도이다. 2개의 선택입력 S0, S1을 이용해 ... 4개의 입력원 D0, D1, D2, D3 중 하나를 선택하여 그 값을 출력 Y로 보낸다.IC로 만들어진 MUX는 다음과 같다.※ single는 1개, dual은 2개, quad는 ... 이론(1) 멀티플렉서멀티플렉서(이하 먹스, MUX)는 여러 개의 입력 중 원하는 입력을 출력으로 내보내는 일종의 데이터 선택기(switch or selector)이다.

  리포트 | 10페이지 | 1,500원 | 등록일 2011.12.21

  다운로드 장바구니
• 

  설계-lab4-3 마지막 레포트 셀디자인

  때만 0이고 그 외에는 1이다. a와 b가 1일 때인 0~2m구간과 8m~9m에서 출력이 0이되는 것을 확인할 수 있다.2)D-FF(1)gate level의 schematic(2) ... 1이 나오고 3m~4m일 때는 s가 1이므로 d1의 값인 0을 출력값으로 나오는 것을 확인하여 MUX동작 확인3. 1비트의 풀 애더를 1의 순서로 설계하고 이를 기본 셀로 하여 4비트 ... 유지하던 출력값이 y가 d의 값 0으로 바뀌는 것을 확인 할 수 있다.3)MUX(1)gate level의 schematic(2)TR level의 schematic(3)Stick diagram

  리포트 | 16페이지 | 1,000원 | 등록일 2010.08.28

  다운로드 장바구니
• 

  마이크로프로세서_3SC6400_암스_ARMS

  TESTsh Interface with x8 or x16 data bus.o Muxed OneNAND Interface with x16 data bus.o NAND Flash Interface ... 만약 1개라도 에러가 났다면 실패하게 된다. 그점에 유의하고 코드를 짜도록로그램 구현가. ... BMP 파일 같은 경우에는 1픽셀 당 3sample을 하게 되었다. 그래서 24bit내에서 총 3줄이 뜻하는 것이 하나의 픽셀이 되는 것이다.

  리포트 | 65페이지 | 4,000원 | 등록일 2012.10.24

  다운로드 장바구니
• 

  마이크로프로세서 이해 (1-6장 연습문제)

  멀티플래스드 어드레스 인터페이스 방식을 설명하시오.Ⅰ CPU에서 주소 버스(A15-A0)에 데이터가 저장되어있는 주소를 내보낸다.Ⅱ MUX 선택 제어 신호 S를 “0” ... ..FILE:마프 1장 연습문제.hwp마이크로프로세서 1장 연습문제1. ... 계식과 전기식을 혼합한 전기기계식 컴퓨터)⑥ 1946 미국 최초 전자계산 장치 : ENIAC2. 4비트 마이크로프로세서와 8비트 마이크로프로세서의 구조적인 차이점을 설명하시오4비트

  리포트 | 8페이지 | 1,000원 | 등록일 2010.04.25 | 수정일 2018.01.03

  다운로드 장바구니
• 

  통신실험 결과4

  UNIT 7 _ Exercise 1.Stereophonic Frequency Modulation1. ... 이는 같은 신호를 더하여서ng the oscilloscope, observe the signal at the BASEBAND OUTPUT(MUX) when all the signals ... - L 신호의 스펙트럼을 보면 8kHz의 L 신호와 3kHz의 R신호의 스펙트럼을 볼 수 있다.

  리포트 | 8페이지 | 2,000원 | 등록일 2012.12.23 | 수정일 2014.01.01

  다운로드 장바구니