"아주대학교 논리회로" 검색결과 361-380 / 487건

• 

  논리회로실험 실험6 Latch & Flip-Flop 결과보고서

  7주차 결과보고서실험 6 Latch & Flip-Flop▶실험과정 및 결과◈ 실험 1 : R-S F/F구성 사진 :- 74HC00게이트 4개를 사용하여 결손도를 참고하여 회로를 구성하였다 ... 실험실에서 데이터시트를 보고 바로 브레드보드에 회로를 설계, 설치하였다.- LED는 왼쪽이 Q, 오른쪽이 Q’이다.- IC를 이용한 F/F은 실제 클럭을 입력해야 정확한 결과를 얻을 ... J-K F/F를 설계하고 결손도에 따라 브레드보드에 회로를 설치한다.- LED는 왼쪽이 Q(t)’, 오른쪽이 Q(t)이다.실험 결과 :예상결과실험결과 사진입력출력JKCQ(t)XX0Q

  리포트 | 9페이지 | 1,000원 | 등록일 2013.09.08

  다운로드 장바구니
• 

  실험 4Multiplexer & Demultiplexer 결과

  회로는 멀티플렉싱 기능을 정확히 수행하는 회로로 동작했다. ... 그런데 74HC20과 74HC04을 이용하여 회로를 구성할 때 소자도 많이 필요하고 입출력도 많아서 회로구성이 꽤 복잡하고 진행도 약간 지체가 되었지만 그래도 결과 값을 통해서 이 ... 멀티플렉서(1) Enable 입력을 갖는 4x1 멀티플렉서를 74HC20과 74HC04를 이용하여 다음 회로와 같이 구성한다.

  리포트 | 7페이지 | 1,000원 | 등록일 2012.12.05

  다운로드 장바구니
• 

  실험 3. 가산기 & 감산기 예비

  실험 이론(1) 반가산기(Half adder)두 개의 2진수를 더하여 합(Sum) S 와 자리 올림(Carry) C를 출력하는 조합논리 회로입력출력xyCS0*************10 ... (3) 반감산기(Half-substractors)두 개의 2진수를 빼서 차(Difference) D와 빌림(Borrow) B를 출력하는 조합논리 회로입력출력xyBD0000011110011100 ... (4) 전감산기(Full-substractors)두 개의 2진수와 뒷단에서 빌려준 1을 고려하여 뺄셈을 수행하는 조합논리 회로입력출력xyzBD00000001110101101110100011010011000111112

  리포트 | 3페이지 | 1,000원 | 등록일 2012.12.05

  다운로드 장바구니
• 

  실험2 결과보고서

  CMOS 회로의 전기적 특성(결과보고서)실험 1. ... 이 값은 DATA SHEET의 IOH = 4mA 근처에서 3.98VOH이상에는 아주 약간의 차이가 있지만 실험환경을 고려한다면 만족스러운 결과라 생각한다.

  리포트 | 5페이지 | 1,000원 | 등록일 2013.01.01

  다운로드 장바구니
• 

  논리회로실험 실험5 Decoder & Encoder 결과보고서

  .◈ 실험 2 : BCD to Decimal Decoder구성 사진 :- BCD to Decimal Decoder IC 74HC42를 사용하여 결손도를 바탕으로 브레드보드에 회로를 ... 반대로(+극을 5V에 연결하고 극을 IC)연결하고 IC가 Active일 때 제대로 LED가 켜지도록 설계했다.이 회로는 4개의 입력을 입력받는데, BCD코드를 입력받는다. ... 구성하였다.- 10진수를 입력받아 EXCESS-3코드로 바꿔주는 회로이다.- LED를 구분하기 쉽도록 도표와 순서가 같게 배치하였다.- 도선을 서로 구분하기 쉽도록 양쪽 수직노드에

  리포트 | 9페이지 | 1,000원 | 등록일 2013.09.08

  다운로드 장바구니
• 

  논리회로실험 실험3 Adder & Subtracter 결과보고서

  OR gate(IC 7432)를 사용하여 회로를 구성한다.- 두 개의 반감산기를 회로에 구성하므로 복잡한 회로구성을 보인다.- 세 개의 입력을 변경하며 인가해야 하므로 회로의 세로 ... 간단하다.◈ 실험 2 : 전가산기(Full adder)회로구성 사진 :- 결손도를 참고하여 회로를 구성하였다.- led를 이용하여 결과를 쉽게 측정할 수 있다.- 반가산기 두개와 ... 두 단자가 반대로 가면 결과는 부호가 반대로 출력된다.◈ 실험 4 : 전감산기(Full subtracter)회로구성 사진 :- 결선도와 같이 회로를 구성하였다.- 두 개의 반감산기와

  리포트 | 9페이지 | 1,000원 | 등록일 2013.09.08

  다운로드 장바구니
• 

  예비 Basic Gates

  실험이론< Logic gate(논리 게이트)란? >: 디지털 회로를 만드는 데 가장 기본적인 요소로서 대부분은 두 개의 입력과 한 개의 출력을 가진다. ... (OR), 부정(NOT) 등의 연산자로 논리적으로 나타낼 수 있다불 대수의 이 2가지 측면은 디지털 계산에 사용되는 전자 회로에 응용될 수 있으므로 정보를 처리하고 문제를 해결하는 ... 전기, 전자 공학적으로는 논리 회로에서 응용되며 AND 연산과 OR 연산을 이용한다.제 1 정리: 변수들의 곱(Product)의 보수(Complement)는 각각의 변수의 보수를 취해

  리포트 | 5페이지 | 1,500원 | 등록일 2013.12.26

  다운로드 장바구니
• 

  결과 Basic Gates

  AND 실험이 끝나고 OR, NAND, NOR에 대해서 반복 실험을 해야 했다. 3-input OR gate는 그냥 AND gate대신 OR로 바꾸어 주면 되므로 쉽게 해결을 했지만 ... 논리게이트를 처음 접해보는 터라 실험을 하기전에 먼저 각각의 gate에 대한 개념과 정의를 공부하는 것이 우선이었다.첫 번째 실험은 3개의 입력단자를 가지는 논리게이트(3-input ... 기본 논리게이트는 AND, OR, NOT, NAND, NOR, XOR 이렇게 총 6개이다.

  리포트 | 8페이지 | 2,000원 | 등록일 2013.12.26

  다운로드 장바구니
• 

  결과 DAC & ADC

  opamp의 출력단(pin6)에서 계단형식의 step이 10개가 잘 나오도록 조절3) 클럭의 입력을 위하여 진폭이 5V, 주파수가 1kHz 인 사각 펄스파를 사용했다.4) 다음과 같은 회로

  리포트 | 4페이지 | 2,000원 | 등록일 2013.12.26

  다운로드 장바구니
• 

  결과 Decoder & Encoder

  디코더는 컴퓨터가 사용하는 2진 코드를 사람이 실제로 잘 알아볼 수 있게 바꾸어주는 해독기의 역할을 하는 논리회로이다. ... On상태의 다이오드 밝기도 아주 밝아서 육안으로도 충분히 식별이 잘 되었다.다음으로 Encoder의 특성을 알아보는 실험이다. ... 때문에 디코더 회로의 동작을 별다른 어려움 없이 잘 확인해 볼 수 있었다.

  리포트 | 6페이지 | 2,000원 | 등록일 2013.12.26

  다운로드 장바구니
• 

  예비 Decoder & Encoder

  실험이론Decoder & Decoding: Encoder 혹은 Encoding과 반대의 개념으로 n비트의 2진 코드를 2n개의 서로 다른 정보로 바꾸어 주는 조합 논리회로. ... Decoder Truth tableBooliean algebraEncoder & Encoding: 10진수나 8진수를 입력으로 받아들여 2진수나 BCD와 같은 코드로 변환 해주는 조합 논리회로 ... 회로 결선도

  리포트 | 8페이지 | 1,500원 | 등록일 2013.12.26

  다운로드 장바구니
• 

  예비 DAC & ADC

  실험목적: D/A와 A/D 변환기(converters) 회로의 구성과 동작 원리에 대해 이해한다.2. ... Iout일 때도 일치한다.[ DAC block ]ADC(Analog Digital Converter): analog 신호를 digital 신호로 변환해주는 장치이며 아날로그 입력에 대해서

  리포트 | 5페이지 | 1,500원 | 등록일 2013.12.26

  다운로드 장바구니
• 

  논리회로실험 설계 보고서

  이형은 0과 1 뿐만 아니라 실제 논리 회로에서 논리 신호를 시뮬레이션하는 데 유용하다고 알려진 7개의 다른 값들도 포함한다.std_logic_vector전형적인 VHDL 프로그램에서 ... VHDL은 동기식뿐 아니라 비 동기식 순차 회로 구조도 처리한다.5. 한 설계에 대한 논리 연산 및 타이밍 동작은 시뮬레이션 될 수 있다.2. ... 1 논리회로실험설계과제·REPORT전자공학도의 윤리 강령 (IEEE Code of Ethics)`(출처: http://www.ieee.org)나는 전자공학도로서, 전자공학이 전 세계

  리포트 | 24페이지 | 4,000원 | 등록일 2013.11.25 | 수정일 2013.11.28

  다운로드 장바구니
• 

  실험6 예비보고서

  이것은 카운터로써의 동작에서 더 이상 올림수가 없는 경우 나머지 자리에 대해서는 값의 변경이 필요치 않다는 점을 통해 쉽게 이해할 수 있다.같은 T 플립플롭으로 구현하였을 때 AND ... 아래 그림은 3비트 비동기식 2진다운 카운터의 회로도이다.[ 3비트 동기식 2진 다운 카운터의 회로도 ]다운 카운터는 이전단의 보수 출력()이 다음단의 클록 입력단자로 인가된다. ... 이는 비동기식에 비해 전파지연이 짧은 한단의 전파지연만 갖게 되고 이는 고속계수회로에서 사용할 수 있도록 한다.

  리포트 | 15페이지 | 1,000원 | 등록일 2013.01.01

  다운로드 장바구니
• 

  논리회로 프로젝트 보고서

  고찰논리회로 설계과제(4bit*4bit multiplier)1. ... 1 논리회로설계과제·REPORT전자공학도의 윤리 강령 (IEEE Code of Ethics)`(출처: http://www.ieee.org)나는 전자공학도로서, 전자공학이 전 세계 인류의 ... 도우며, 이 윤리 헌장을 준수하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 2012. 11. 30과목명: 논리회로

  리포트 | 14페이지 | 3,000원 | 등록일 2012.12.23 | 수정일 2013.11.25

  다운로드 장바구니
• 

  가천대 소프트웨어학과 전공사

  단과대학으로 최초로 소프트웨어학과를 설립하고 2010년 “교육 특성화”학과로 소프트웨어 설계∙경영학과를, 2011년 성균관대가 소프트웨어학과를, 2012년 아주대가 소프트웨어융합학과 ... 가장 먼저 소프트웨어 관련 학과를 설립한 우리 가천대학교에서는 학과의 “소프트웨어 교육 혁신”노력으로 2014년에는 교육부 “소프트웨어 특성화”학과로 선정되었고, 2015년에는 가천대가 ... 컴퓨터는 덧셈, 뺄셈의 사칙연산과 논리합, 논리곱 등의 논리연산을 연속적으로 처리할 수 있는데, 계산이 가능하도록 고안된 장치 자체를 ‘하드웨어(hardware), 이 장치에 특정

  리포트 | 5페이지 | 1,000원 | 등록일 2019.06.26

  다운로드 장바구니
• 

  실험2예비[1].CMOS회로의.전기적특성나중

  NML: Low로 동작하는 구간 Noise Margin (NML = VILmax - VOLmax)High와 Low 사이의 Abnormal 구간은 천이(transition)구간으로 논리값이 ... Rn 측정을 위한 회로회로 SEQ 회로 \* ARABIC 4. ... Rp 측정을 위한 회로= 193.462 ㎷= 4.3065 ㎃= 4.2796 V= 4.2796 ㎃Speed회로 SEQ 회로 \* ARABIC 5.

  리포트 | 10페이지 | 1,000원 | 등록일 2011.06.27

  다운로드 장바구니
• 

  실험4 예비보고서

  일컫는다.입력 측에 어떤 신호가 있는가를 탐지해서 표시해 주는 집적 회로 또는 논리소자로 구성된 회로를 통틀어 복호기라고 할 수 있다. ... 최근 그 이용이 지속적으로 확산되고 있다.⑵ Tri-state bufferAnOEBXHHigh-ZHLHLLLTri-state buffer는 소자와는 달리 세 가지 출력 상태를 갖는 논리 ... Table》★ 이 회로의 시뮬레이션 결과를 통해 교재에서 언급한 디코더가 디멀티플렉서의 역할을 동시에 한다는 것을 확인할 수 있다.3.

  리포트 | 10페이지 | 1,000원 | 등록일 2013.01.01

  다운로드 장바구니
• 

  실험8결과[1].RAM

  1001---00101---1표 SEQ 표 \* ARABIC 1. 2-Bit RAM- 이 실험은 R-S Latch와 Gate들을 조합하여 2bit Ram을 구성해 Ram의 동작에 대해 논리회로 ... 두 입력에 대해서 출력이 ‘0’일 경우 Y 출력은 Open 상태가 되고, 출력이 ‘1’일 때 ‘0’의 값을 출력하게 된다.

  리포트 | 3페이지 | 1,000원 | 등록일 2011.06.27

  다운로드 장바구니
• 

  실험8예비[1].RAM

  각 Memory Cell으로 Latch 회로를 사용하면 SRAM이라 부르고, 정보를 Capacitor에 저장하는 경우 DRAM이라 부른다.그림 SEQ 그림 \* ARABIC 1. ... 대표적이다.RAM의 내부 구조 – n bit로 이루어진 m개의 데이터를 저장한다고 할 때, 이 RAM은 mxn개의 Binary cell과 각 Cell을 선택하기 위한 Address 회로로 ... RAM Block DiagramSRAM Cell – RS Latch회로에 각 Bit 정보를 저장하는 방식으로 Select핀과 B(쓰기), B_N(읽기)의 값에 따라 데이터를 기록하거나

  리포트 | 3페이지 | 1,000원 | 등록일 2011.06.27

  다운로드 장바구니