"아주대학교 논리회로" 검색결과 401-420 / 487건

• 

  실험8. Counter 결과

  카운터에 대해서는 처음 들어봤기 때문에 예비보고서를 작성하면서 새로운 것을 많이 알게 되었다. ... 이는 회로를 제대로 구성해서 실험이 성공적이었다고 볼 수 있다.3-2 에서는 이 결과들을 7-segment에 연결하여 표현하였다. ... 결과를 확인해보면: CP가 들어올 때마다 0부터 9까지 표시가 되었다.실험에 대한 고찰:이번 실험은 카운터에 대해서 알아보는 실험이었다.

  리포트 | 8페이지 | 1,000원 | 등록일 2012.12.05

  다운로드 장바구니
• 

  실험8. Counter 예비

  이론1) 카운터- 계수능력을 갖는 회로로 입력에 들어오는 펄스의 수를 계수함으로서 컴퓨터가 여러 가지 동작을 수행 하는 데에 필요한 타이밍 신호(timing signal)를 제공한다

  리포트 | 5페이지 | 1,000원 | 등록일 2012.12.05

  다운로드 장바구니
• 

  실험9. RAM 예비

  대부분의 RAM은 전원을 제거하면 데이터를 잃어버리는데 이것을 휘발성 메모리라 한다. ... 또한 외부 출력선들은 메모리 장치가 수만 개의 워어드를 갖기 위해 2개 혹은 그 이상의 IC를 쉽게 결합시킬 수 있도록 배선논리(wired logic)를 구성할 수 있다.3. ... SRAM은 Flip-Flop으로 구성되며 DRAM보다 사용하기 쉽고, 정보를 읽고(reading), 쓰는데(writing) 걸리는 시간이 짧은 반면, 높은 집적(대용량 메모리)을 이룰

  리포트 | 6페이지 | 1,000원 | 등록일 2012.12.05

  다운로드 장바구니
• 

  실험10. D/A & A/D converter(DAC & ADC) 예비

  실험목적D/A와 A/D 변환기(converters) 회로의 구성과 동작 원리에 대해 이해한다.2. ... 실험 이론(1)D/A ConverterD/A Converter는 위 구조도와 같이 Discrete한 디지털 신호를 Continous한 아날로그 신호로 바꾸는 회로이다.인풋 레지스터에서 ... 왼 족의 10의 수 중 회로에서 가장 낮은 진수인 A가 빠졌으므로 이에 해당하는 값들이 없어지는 것이다.ii) 7404 핀 4와 7405 핀 3 사이이번에는 세 개로 줄었다.2비트의

  리포트 | 9페이지 | 1,000원 | 등록일 2012.12.05

  다운로드 장바구니
• 

  실험9. RAM 결과

  ME와 WE를 +5V에 연결시킨다.이와 같은 실험과정에서 +2.5V보다 높으면 논리 “1”이고 +0.5V보다 낮으면 논리 “0”이라고 가정하였다. ... 이 실험에서는 회로가 AND게이트로만 이루워져 있어서 정확한 실험결과를 쉽게 얻을 수 있었다. 하지만 게이트의 수가 많아서 회로를 구성하는데 복잡함이 많았다. ... 연결한 후 원하는 Location을 선택한 후에 ME 단자를 Ground에 연결하면 선택한 location에 저장한 데이터를 읽을 수 있다.실험에 대한 고찰이번 실험은 RAM에 대해서

  리포트 | 7페이지 | 1,000원 | 등록일 2012.12.05

  다운로드 장바구니
• 

  실험 3. 가산기 & 감산기 결과

  구성하고 그 결과를 확인하라.A = 0, B = 1 인 모습.< Truth Table >입력출력ABB (빌림수)D0000011110011100○ 시뮬레이션 결과와 비교반감산기의 논리회로도 ... 회로를 구성했다. ... 실험한 회로는 A입력에서 B입력을 빼는 연산을 하고 연산결과를 D에 연산과정에서 생기는 빌림수를 B에 출력하였다.

  리포트 | 6페이지 | 1,000원 | 등록일 2012.12.05

  다운로드 장바구니
• 

  실험10. D/A & A/D converter(DAC & ADC) 결과

  위의 회로에서 보듯이 우리는 7490, 7404, 7405, 741(OP-AMP) 소자를 사용하여 회로를 구성해 보았다. ... 결과를 보고 다시 한번 회로의 원리를 이해해 보았다. ... 우리는 7490, 7404, 7405, 741(OP-AMP) 소자를 이용하여 회로를 구성하였다.

  리포트 | 7페이지 | 1,000원 | 등록일 2012.12.05

  다운로드 장바구니
• 

  예비 가산기 & 감산기

  논리회로의 동작속도는 입력에서 출력까지 사이에 있는 논리소자 (논리곱이나 논리합회로)의 개수가 크게 영향을 준다.때문에 단수를 크게 하는 자리올림수 신호(Carry)의 부분을 따로 ... 이 자리올림수 신호를 다른 논리회로로 생성하는 방법을 자리올림수 예측 (carry look ahead)라고 부른다.3. ... }가 고려된 차(D)와 빌림수(B _{o}) 2개가 출력으로 나오게 된다.추가이론(가산기의 활용)1) 리플 자리올림수 가산기: 복수의 전가산기를 이용하여 임의의 비트 수를 더하는 논리회로를

  리포트 | 5페이지 | 1,500원 | 등록일 2013.12.26

  다운로드 장바구니
• 

  결과 가산기 & 감산기

  수행하는 것이 차이점이다.총 4가지의 연산기에 대한 실험을 수행하였는데 단자의 전압, 전류를 측정하는 것이 아니고 단순히 다이오드를 연결하여 입력을 넣어주었을 때 출력이 나오는지에 대해서만

  리포트 | 6페이지 | 2,000원 | 등록일 2013.12.26

  다운로드 장바구니
• 

  실험 9. Counter(결과)

  이런 의미에서 NAND gate나 NOR gate는 논리 게이트의 가장 기본이 되는 소자라고 볼 수가 있다. 우리는 실험 표에 나타난 마지막 줄을 먼저 해보았다. ... 실험 수행 과정● 실험 1. 2-bit RAM① 회로를 구성한다.② 한 번에 하나의 bit(A or B)에 하나의 데이터(1 or 0)만 써야 한다.③ Write 과정을 한 이후에는

  리포트 | 3페이지 | 1,000원 | 등록일 2012.09.14 | 수정일 2014.01.01

  다운로드 장바구니
• 

  실험 9. Counter(예비)

  실험 방법● 실험 1. 2-bit RAM① 회로를 구성한다.

  리포트 | 2페이지 | 1,000원 | 등록일 2012.09.14 | 수정일 2014.01.01

  다운로드 장바구니
• 

  실험3 예비보고서

  이 두 방법의 특징과 논리회로 설계 방식을 설명하시오. ... 회로를 구성하시오. ... 회로를 구성하시오.

  리포트 | 4페이지 | 1,000원 | 등록일 2013.01.01

  다운로드 장바구니
• 

  multiplexer & demultiplexer 예비보고서

  반면 active-high 신호는 그림 4-1을 비롯해 우리가 그동안 주로 보아왔던 대부분의 회로처럼 값이 1이 될 때 정의된 기능을 수행하는 것으로 보는 신호를 말한다. ... D='1'이면 각 출력단의 AND-gate에 ‘1’이 하나씩 인가 되어서 S1과 S0의 조합에 따라 각 비트에 출력이 나오게 될 것이다.(3),(4)앞의 조합논리회로로 구현한 1X4 ... 74139를 이용해 1X4 DEMUX의 동작을 확인하였기 때문에 아래의 결과표도 마찬가지로 디멀티플렉싱기능을 할 것이다. 74139의 출력이 Active Low 이므로 앞서 조합논리회로로

  리포트 | 11페이지 | 1,500원 | 등록일 2012.03.08

  다운로드 장바구니
• 

  실험 8. Counter(예비)

  실험 절차● 2단 2진 Counter - 비동기식 Counter (첫 번째 실험)① 회로를 구성한다.? ... 스위치를 이용해 2, 3번 핀이 GND에 연결된 후부터 동작● 7-Segment 표시기를 갖는 BCD Counter (네 번째 실험)① 회로를 구성한다.② 7447을 이용하여 0~9까지의 ... Flip-Flop을 통한 2단의 2진 값을 AND 게이트를 이용하여 확인③ 4개의 출력이 가능하므로 AND 게이트를 4개를 사용● 3진 Counter - 동기식 Counter (두 번째 실험)① 회로를

  리포트 | 2페이지 | 1,000원 | 등록일 2012.09.14 | 수정일 2014.01.01

  다운로드 장바구니
• 

  실험5 결과보고서

  토의 및 고찰이번 실험을 위해 예비보고서를 작성하며 논리회로의 이론적인 부분을 많이 공부를 하였던 것 같다. ... 도우며, 이 윤리 헌장을 준수하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 2010. 10. 29과목명: 논리회로실험교수명 ... 력SRQQ'0V0V4.97V4.97V0V5V4.97V0.2mV5V0V0.1mV4.97V5V5V0.2mV4.97V이번실험은 R-S latch의 동작 원리와 출력결과에 대해서 알아 보는

  리포트 | 7페이지 | 1,000원 | 등록일 2013.01.01

  다운로드 장바구니
• 

  결과 Latch & Flip-Flop

  앞서 측정한 실험4와는 다르게 클럭이 인가될 때만 입력이 출력이 반영이 되기 때문에 클럭을 인가하지 않을 때 모든 입력에 대해서 출력을 무시하는 현상을 관찰 할 수 있었다.[ 고찰 ... Latch 회로부터 실험을 하였다. ... D Flip-Flop 회로를 구성하였다(빨간색 영역)2.

  리포트 | 8페이지 | 2,000원 | 등록일 2013.12.26

  다운로드 장바구니
• 

  예비 Latch & Flip-Flop

  이것을 논리 회로로 사용할 경우에는 이 두 개의 상태를 0과 1에 대응시킨다. ... 실험 관련 이론Latch(R-S, D, J-K Latch with Enable): 논리회로에서 1bit를 저장하는 회로로써 활용한다. ... 앞서 R-S Latch 회로에서 입력 S, R이 둘 다 1일 경우 출력이 Undefined 되는 문제를 해결한 회로이다.

  리포트 | 5페이지 | 1,500원 | 등록일 2013.12.28

  다운로드 장바구니
• 

  실험6결과.Shift.Register&Counter

  SEQ 회로 \* ARABIC 4. ... SEQ 회로 \* ARABIC 5. ... 실험 결과Shift RegisterParallel In/Serial Out회로 SEQ 회로 \* ARABIC 1. 6-bit Shift-right Register그림 SEQ 그림 \

  리포트 | 7페이지 | 1,000원 | 등록일 2011.06.27

  다운로드 장바구니
• 

  실험6예비[1].Shift.Register&Counter

  UP/DOWN 스위칭을 위한 MUX 기본 회로회로 SEQ 회로 \* ARABIC 6. ... CLR 값이 ‘1’이거나 출력이 ‘1010’일 때 CLR_에 ‘0’이 들어가도록 NOR gate와 AND gate를 연결해서 아래와 같은 회로를 구성하였다.회로 SEQ 회로 \* ARABIC ... 리플 카운터를 이용하기 때문에 이 회로는 비동기식 회로가 될 것이며, 9는 2진수로 ‘1001’이므로 출력이 4개가 된다.

  리포트 | 11페이지 | 1,000원 | 등록일 2011.06.27

  다운로드 장바구니
• 

  실험 1. Basic Gates(결과)

  실험 의의이론으로 알고 있던 논리 값의 표현이나 부울 대수, 그리고 드모르간 법칙에 관한 내용을 실험을 통해 적용하는 것을 목표로 한다.2. 실험 수행 과정? ... 또한 IC회로가 3개 이상이면 IC회로의 배치를 잘하면 실험하는데 수월해짐을 깨닫게 되었다. ... IC회로를 사용해서 회로를 만들 때는 매우 많은 선들을 사용하기 때문에 하나하나 연결 할 때마다 체크를 해주어야 함을 깨달았다.

  리포트 | 3페이지 | 1,000원 | 등록일 2012.09.14 | 수정일 2014.01.01

  다운로드 장바구니