"아주대학교 논리회로" 검색결과 281-300 / 487건

• 

  논리회로실험 결과 8

  support them in following this code of ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과과목명: 논리회로실험교수명 ... Active_low 입력에 대해서 CLR과 PR이 High 일 때 동작하며, J=K=1을 항상 유지해 주어 하강 엣지 트리거가 인가될 때마다 toggle되도록 한다. ... 아래는 회로도와 예상 결선도를 비교한 것이다.회로도예상 결선도회로를 확인하면 바뀐 점은 1F/F의 J가 B’와 연결되고 A가 2F/F의 J가 되며 공통적으로 클럭이 인가된 것이다.

  리포트 | 11페이지 | 2,000원 | 등록일 2016.09.24 | 수정일 2020.11.07

  다운로드 장바구니
• 

  논리회로실험 예비 9

  support them in following this code of ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과과목명: 논리회로실험교수명 ... Selection input은 전체 회로의 Enable을 담당하므로 1이 인가되어야 회로가 동작하게 된다. ... SRAM은 고속이기 때문에 캐시 메모리로 사용되며 DRAM은 대량의 기억장소를 집적하기 용이하여 주기억장치로 사용된다.1bit RAM회로를 통해 간단한 1bit RAM을 구현하면 위와

  리포트 | 8페이지 | 2,000원 | 등록일 2016.09.24 | 수정일 2021.10.31

  다운로드 장바구니
• 

  논리회로실험 예비 10

  support them in following this code of ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과과목명: 논리회로실험교수명 ... 실험 이론① DAC와 ADC의 사용 이유실생활 대부분의 입력신호는 연속적인 값의 집합인 아날로그 신호이다. 따라서 데이터의 처리가 용이하지 않다. ... 실험 목적- DAC와 ADC 회로의 구성과 동작 원리를 이해한다.- 실제 변환기 구성을 통해 구동 결과를 확인한다.2.

  리포트 | 8페이지 | 2,000원 | 등록일 2016.09.24 | 수정일 2021.10.31

  다운로드 장바구니
• 

  논리회로실험 결과 7

  support them in following this code of ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과과목명: 논리회로실험교수명 ... 이에 대한 회로도와 예상 결선도는 아래와 같으며 실제 실험에서 둘은 동일하게 결선되었다.회로도예상결선도각 입력을 설명하자면 PR은 Preset으로 F/F의 활성에 기여한다. ... 단, 내부를 F/F으로 그린 회로도를 참고했을 때, SER가 0이라면 앞쪽 비트에 S=0, R=1이 입력되기 때문에 출력은 점차 Q=0이 채워진다.

  리포트 | 12페이지 | 2,000원 | 등록일 2016.09.24 | 수정일 2021.10.31

  다운로드 장바구니
• 

  논리회로실험 예비 6

  표준 IC에서 래치와 플립플롭은 독자적인 논리게이트나 Basic gate의 귀환 루프를 이용하여 귀환 순차 회로로 설계된다. ... 실험이론① Latch(래치)와 Flip-Flop(플립플롭)래치와 플립플롭은 순차 논리 회로를 구성하는 기본적인 요소이며, 기억소자이다. ... support them in following this code of ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과과목명: 논리회로실험교수명

  리포트 | 13페이지 | 1,500원 | 등록일 2016.09.24 | 수정일 2021.04.08

  다운로드 장바구니
• 

  논리회로실험 결과 6

  실험 결과이번 실험은 여태 까지의 실험했던 조합(Combination)논리 회로와 다르게, 현재의 출력이 과거의 입력에 의해서도 변하는 순서(Sequence)논리회로를 실험하였다.실험에선 ... 실험 고찰이번 실험에선 순차(Sequence)논리 회로인 래치와 플립플롭을 확인하였다. ... support them in following this code of ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과과목명: 논리회로실험교수명

  리포트 | 10페이지 | 2,000원 | 등록일 2016.09.24 | 수정일 2020.10.12

  다운로드 장바구니
• 

  논리회로실험 실험4 예비보고서

  게이트)1) 논리 게이트란 디지털 회로를 만드는데 있어 가장 기본적인 요소입니다. ... 발전하도록 도우며, 이 윤리 헌장을 준수하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과제출일: 2015-09-11과목명: 논리회로실험교수명 ... 게이트라고 불리는, 논리 변환기는 오직 한 개의 입력만을 가지며, 논리 상태를 정반대로 만들어 준다.입력 1입력 2출력001011101110ㆍNAND gateNAND?

  리포트 | 10페이지 | 1,000원 | 등록일 2016.04.09

  다운로드 장바구니
• 

  논리회로실험 결과 2

  예상 결선도를 토대로 실험의 회로를 구성하였다.

  리포트 | 9페이지 | 2,000원 | 등록일 2016.09.04 | 수정일 2019.09.26

  다운로드 장바구니
• 

  [결과]실험10. DAC & ADC converter

  DAC- 실험1에서는 위와 같이 D/A converter회로를 구성한다. ... 그리고 10.5kOMEGA 저항에 68kOMEGA 을 병렬로 연결하고 파형을 그리고 68kOMEGA 이 없을 때와 비교한다.회로사진처음 D/A 출력(핀2와 핀1사이)(핀4와 핀3사이 ... 저 식에서 각각에 bit에 해당하는 저항 값들은 정확히 2배가 되어야 하는데 회로의 저항을 보면 각각의 저항이 2배가 아닌 약간 더 큰 값들이 되어서 완전히 간격이 일정한 계단파형은

  리포트 | 3페이지 | 1,500원 | 등록일 2013.09.28

  다운로드 장바구니
• 

  [결과]실험8. Counter

  예비보고서에서 작성한 실험 방법과 다르게 7-segment를 사용하지 않아서 추가적인 회로 구성은 필요 하지 않았다. ... 예비보고서에서 작성한 실험 방법과 다르게 7-segment를 사용하지 않아서 추가적인 회로 구성은 필요 하지 않았다. ... 실험1. 4진 비동기식 Counter사진번호AB①00②01③10④11①②③④- 실험1은 위와 같이 회로를 구성하여 4진 비동기식 카운터를 만들었다.

  리포트 | 5페이지 | 1,500원 | 등록일 2013.09.28

  다운로드 장바구니
• 

  [결과]실험7. Shift Register

  실험2와 같은 회로이므로 데이터는 실험2처럼 하나씩 Shifting 되었다. ... Circulating shift Register사진번호Q_AQ_BQ_CQ_DQ_E①10000②01000③00100④00010⑤00001①②③④⑤- 실험3에서는 실험2의 실험에서 회로를 ... 또한, 각 각 bread board를 통해서 회로를 구성하고 LED를 통해서 입력 값에 따른 출력 값이 어떻게 되는지 확인해보았다.실험1에서는 J-K Flip-Flop을 이용하여 6BIT

  리포트 | 5페이지 | 1,500원 | 등록일 2013.09.28

  다운로드 장바구니
• 

  [예비]실험6. Latch & Flip-Flop

  R-S Latch- 순서논리회로는 조합 논리회로와 플립플롭을 가지고 구성한 회로이며, 출력 값은 입력 값과 회로 내부 상태에 의해 정해지는 논리회로이다. ... R-S Flip-Flop- 순서논리회로는 조합 논리회로와 플립플롭을 가지고 구성한 회로이며, 출력 값은 입력 값과 회로 내부 상태에 의해 정해지는 논리회로이다. ... 순서논리회로에는 기억 기능을 가진 소자인 래치(Latch)나 플립플롭(Flip-Flop)을 사용한다. 즉, 순서논리회로는 기억장치이다.

  리포트 | 5페이지 | 1,500원 | 등록일 2013.09.28

  다운로드 장바구니
• 

  [결과]실험9. RAM

  9. RAM1. 실험과정 및 결과?실험1. 2-bit RAM사진번호ReadWriteABRE0RE1WE0WE1WR1WR0OutputOutput①1010010Z②1010101Z③010101Z1④010110Z0①②③④- 실험1에서는 위와 같이 2bit-RAM을 구성하였다. ..

  리포트 | 4페이지 | 1,500원 | 등록일 2013.09.28

  다운로드 장바구니
• 

  [예비]실험9. RAM

  Selection input이 1이 되면 다른 input들에 의해 회로의 동작이 달라진다. ... 기록과 해독의 두 회로가 있어서 정보의 기록, 해독이 가능하고 컴퓨터나 주변 단말기기의 기억장치에 널리 쓰인다. ... 실험1. 2-bit RAM- 위와 같이 2-bit RAM 회로를 구성하고 입력에 따라 데이터가 write되고 read되는 과정을 관찰한다.

  리포트 | 4페이지 | 1,500원 | 등록일 2013.09.28

  다운로드 장바구니
• 

  [예비]실험7. Shift Register

  이것은 병렬 비트의 그룹으로 동작하는 많은 회로에 유용하지만, 직렬 인터페이스는 구성을 간단하게 한다. 시프트 레지스터는 간단한 지연 회로처럼 사용될 수 있다. ... 각 상태의 디코드 회로도 비교적 간단하므로 널리 이용된다.?실험부품? LED 6개? Resistor 330Ω 6개? 74HC00(Input NAND gate)? ... 위 회로에 회입력이 1101이 클록 펄스에 따라서 들어가면 FF1∼FF4는 0000상태에서부터 1000→0100→1010→1101과 같이 변화된다.- 시프트 레지스터는 직렬 입력,

  리포트 | 5페이지 | 1,500원 | 등록일 2013.09.28

  다운로드 장바구니
• 

  [결과]실험1. Basic Gates

  하지만 실험2에서는 예상 값과 달라서 잘못된 점을 찾기 위해 IC칩을 바꾸고 회로를 다시 설계하고 반복하였다. gate의 연결이 복잡할수록 선이 많이 필요해서 처음에 회로를 구성할 ... 실험1의 경우에는 예상 했던 논리 값들과 같은 값들이 나왔다. ... 실험은 각 Logic gate들이 어떻게 작동하는지 알아보고 Boolean equation과 De Morgan‘s Law에 대하여 알아보는 실험이었다. bread board를 통해서 회로를

  리포트 | 8페이지 | 1,500원 | 등록일 2013.09.28

  다운로드 장바구니
• 

  [예비]실험8. Counter

  Counter의 동작원리와 특성을 이해한다.2. 2진 시스템에서의 숫자표시와 2진 카운터에 대해서 이해한다.3. ... Countern진 카운터는 n진수를 Counting하며 원하는 진수에 다다르면 다시 0으로 시작되는 회로이다. ... 실험3-2. 7-segment 표시기를 갖는 BCD Counter- 위와 같이 74HC47을 이용하여 회로를 구성하고 7 segment display를 이용하여 실험3에서 얻은 0~

  리포트 | 5페이지 | 1,500원 | 등록일 2013.09.28

  다운로드 장바구니
• 

  [결과]실험2. CMOS 회로의 전기적 특성

  그림과 같이 회로를 구성한 뒤에V _{CC}와V _{IN}을 4.5V로 설정한다. ... CMOS 회로의 전기적 특성1. 실험과정 및 결과?실험1.- 이번 실험은 Inverter의 입력 및 출력의 특성을 알아보는 실험이었다. ... 고찰이번 실험은 CMOS의 전기적 특성을 알아보는 실험이었다. bread board를 통해서 회로를 구성하고 오실로스코프를 통하여 그래프가 어떻게 나타나는지 확인해보았다.

  리포트 | 3페이지 | 1,500원 | 등록일 2013.09.28

  다운로드 장바구니
• 

  [예비]실험2. CMOS 회로의 전기적 특성

  CMOS 회로의 전기적 특성?실험목적1. CMOS 회로의 전기적 특성을 이해한다.?실험이론? ... Schmitt-trigger는 2개의 논리 값 중 하나로 안정되게 하는 역할을 한다. 그래서 입력전압이 정해진 값보다 높아지거나 낮아지면 출력파형의 변화가 발생한다. ... Logic levels & DC noise margins(논리 소자의 logic level 판정 방식)- VOHmin : High를 출력할 때 최소 허용 전압- VIHmin : High를

  리포트 | 4페이지 | 1,500원 | 등록일 2013.09.28

  다운로드 장바구니
• 

  [결과]실험4. Multiplexer & Demultiplexer

  실험1회로와 실험2의 Logic diagram에서 Enable이 0일 때 작동하게 하면 따로 전압을 걸어주지 않아도 되므로 enable에 인버터를 사용하여 회로를 구성한 것 같다.? ... 또, 실험1회로와 실험2의 Logic diagram에서 Enable이 0일 때 작동하게 하면 따로 전압을 걸어주지 않아도 되므로 enable에 인버터를 사용하여 회로를 구성한 것 같음을 ... NOT gate와 3-input AND gate를 사용하여 아래 회로를 구성하였다.

  리포트 | 8페이지 | 1,500원 | 등록일 2013.09.28

  다운로드 장바구니