"아주대학교 논리회로" 검색결과 181-200 / 487건

• 

  [아주대] 논리회로실험 3장 결과(가산기 & 감산기)

  연산하여 진리표를 작성했는데, 이 또한 맞게 회로를 구상해서 결과 값이 예상한 논리연산에 맞게 출력되었다.세 번째 실험은 반 감산기에 관한 실험이었는데, XOR gate(74HC86 ... 연산을 통해 값을 예상했었는데, 실험 결과 또한 이 논리연산에 맞게 출력되었다. ... 예상한 논리연산에 맞게 결과 값을 얻을 수 있었다.마지막 실험은 전감산기에 관한 실험이었다.

  리포트 | 6페이지 | 2,000원 | 등록일 2013.09.15

  다운로드 장바구니
• 

  [아주대] 논리회로실험 3장 예비(가산기 & 감산기)

  더불어 자리올림수도 더해주는 조합논리회로를 전가산기(Full Adder, FA)라 한다. ... 즉 낮은 자리로부터의 연산결과 발생한 자리올림수를 두 개의 2진수에 더해야한다.두 개의 2진수를 더하는 조합논리회로를 반가산기(Half adder, HA)라 부르며 두 개의 2진수와 ... AND gate는 입력이 둘 다 1일 때만 논리 값 1을 출력하고 나머지 경우에는 0을 출력하는 특성을 가지고 있다.

  리포트 | 9페이지 | 2,000원 | 등록일 2013.09.15 | 수정일 2013.09.25

  다운로드 장바구니
• 

  아주대 논리회로실험 실험예비6 시프트레지스터와 카운터 (Shift Register & Counter)

  동기식 회로보다 회로구성이 간단하지만 각 단을 통과할 때 마다 지연시간이 누적되어 전달지연이 커지는 단점을 가진다. ... 위 회로에서 보듯이 동기식 업다운 카운터보다 간단한 회로 구성이다. 하지만 단점으로는 지연시간이 크다는 것이다. ... 회로가 비동기식 보다는 복잡하지만 비동기식 회로와 다르게 두 동작중 하나의 동작이 하는 도중에 다른 기능의 카운터로 변경시켜 동작시킬수 있다는 특징이 있다.● 비동기식 업/다운 카운터비동기식

  리포트 | 11페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

  다운로드 장바구니
• 

  아주대 논리회로실험 실험결과3 가산기와 감산기(Adder & Subtractor)

  회로를 보고 논리표를 구하고 Boolean 방정식을 구하는건 쉬웠지만 ... 평소에 가산기와 감산기라는 용어는 들어 본적은 있었으나그냥 더하고 빼주는것 이라는 개념만 있을뿐 논리회로에서 어떤 원리로 작동하고 구성되어있는지 모르고 있었다. ... 그래서인지 예비보고서에서 이 실험의 시뮬레이션을 돌릴 때 어떻게 회로를 구성해야 할지 도무지 감이 잡히지 않았다.

  리포트 | 7페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

  다운로드 장바구니
• 

  [아주대] 논리회로실험 6장 예비(Latch & Flip-Flop)

  Experiment 6 Latch & Flip-FlopOBJECTIVES실험을 통해 여러 가지의 flip-flop 회로를 구성하고 filp-flop의 동작과 원리를 알아본다.RESUME ... OF THEORY이번 실험에서는 래치와 플립플롭에 대해 실험한다.1) R-S 래치R-S 래치는 enable입력이 인가될 때 Reset 입력과 Set 입력에 따라 출력 값이 달라지는 회로를 ... 회로의 구조에 따라 enable일 때 Set은 0이고 Reset에 입력이 인가되면 출력 값에 상관없이 NAND gate를 거쳐서 11번 핀에서 1이 출력되므로 Q는 0이 되는 Reset

  리포트 | 10페이지 | 2,000원 | 등록일 2013.09.25

  다운로드 장바구니
• 

  [A+ 결과보고서] 아주대 논리회로실험 실험4 '멀티플렉서 & 디멀티플렉서'

  -디코더칩의 구조와 동작에 대해서 이해한다.2.실험결과●멀티플렉서 실험결과MUX입력출력ES1S0D3D2D1D0+5VXXXXXX0,000+5+5+500000000+5+500+5+5+50 ... 실험진행시 회로를 올바르게 구성했다는 것 밖에 분석할 수 없는것같다. ... S1, S0가 각각 0,0일때는 회로도에서 맨 윗부분의 AND를 지나는 입력을 출력하게되는것이고, 0,1 일때는 두 번째, 1,0일때는 세 번째, 1,1일때는 4번째 AND게이트를

  리포트 | 6페이지 | 1,000원 | 등록일 2015.03.27

  다운로드 장바구니
• 

  아주대 논리회로실험 실험결과7 복호기와 부호기 (Decoder & Encoder)

  논리회로에서 유용하게 사용하는 excess 3 code로 인코딩시켜 주는 인코더를 7404소자와 7420소자를 이용하여 회로를 구성해보고 실제로 인코딩된 값이 이론값과 일치하는지 ... 이번 실험에서는 십진수를 단순히 BCD의 2진수가아닌 BCD에 더 업그레이드된 논리회로 시간에 배운 excess 3 code로 인코딩 하는회로를 구성해서 동작을 확인해 보았다. ... 이때 출력은 0에서 4번째 펄스에서의 출력과 같아야 한다.같은 실험을 output 7(9번 핀)에 대해서 반복한다.

  리포트 | 9페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

  다운로드 장바구니
• 

  아주대 논리회로실험 실험결과6 시프트레지스터와 카운터 (Shift Register & Counter)

  이 실험의 회로역시 7476 소자 하나만을 이용하여 회로를 구성하여서 아주 간단한 회로가 되었다. ... 구성에 대해서도 직접 회로를 구성하여 알아보는 실험을 진행 하였다. ... 실험1에서는 7476소자(J-K F/F)을 3개(J-K는 6개)를 이용하여 회로를 구성하였지만 이번 실험에서는 7476 소자 하나만을 이용하여 회로를 구성하여서 아주 간단한 회로가

  리포트 | 10페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

  다운로드 장바구니
• 

  아주대 논리회로실험 실험예비3 가산기와 감산기(Adder & Subtractor)

  이 두 방법의 특징과 논리회로 설계 방식을 설명하시오. ... 출력하는 조합논리 회로입력출력xyzCS0000000101010010111010001101101101011111(3) 반감산기(Half-substractors)두 개의 2진수를 빼서 ... 뒷단에서 빌려준 1을 고려하여 뺄셈을 수행하는 조합논리 회로입력출력xyzBD0000000111010110111010001101001100011111● 예비보고서 문제(1) XOR

  리포트 | 8페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

  다운로드 장바구니
• 

  [A+ 예비보고서] 아주대 논리회로실험 실험4 '멀티플렉서 & 디멀티플렉스'

  ●Active high 신호와 Active low 신호-논리회로에서 다루는 신호는 크게 active high와 active low로 구분되는데, Active high 신호는 그 값이 ... -디코더칩의 구조와 동작에 대해서 이해한다.2.실험이론●멀티플렉서(MUX)- 멀티플렉서(MUX)는 여러 개의 입력 중 원하는 입력을 출력으로 내보내는 데이터 선택기이다. ... 먹스에는 아날로그먹스와 디지털먹스가 있는데, 완전하게 결선된 회로 상태에서 원하는 데이터 입력원을 선택하는 응용에 자주 사용된다.

  리포트 | 5페이지 | 1,000원 | 등록일 2015.03.27

  다운로드 장바구니
• 

  [아주대학교] 논리 회로 실험 -2장- CMOS 회로의 전기적 특성 - 결과보고서

  Resistive Load(1) VCC = 4.5V로 하고 다음과 같이 회로를 구성한다.(2) 2번 핀의 전압(Vout)을 측정한다. ... CMOS 회로의전기적 특성가. Logic Levels & DC Noise Margins(1) DC 전원공급기는 VIN과 VCC를 위해 2개 채널을 모두 사용한다. ... 첫 단계로 VCC = 4.5V, VIN = 4.5V로 설정하여 다음과 같이 회로를 구성한다.(2) 오실로스코프에 프루브 2개를 설치한 다음 CH1,2 VDIV는 1V로 맞추고, CH1

  리포트 | 7페이지 | 1,500원 | 등록일 2010.09.28

  다운로드 장바구니
• 

  아주대 논리회로실험 래치와 플립플롭 , Decoder &Encoder결과보고서

  논리회로실험 결과보고서실험5. ... 래치와 플립플롭은 단순한 계산만 하는 논리회로를 벗어나 값을 기억해 출력하는 지연 출력이 가능한 논리회로이다. ... 이번 실험에서는 래치와 플립플롭에 대해서 알아보고 실제로 회로를 구성해서 결과가 어떻게 나오는지 살펴봤다.

  리포트 | 7페이지 | 1,000원 | 등록일 2013.11.29

  다운로드 장바구니
• 

  [A+ 예비보고서] 아주대 논리회로실험 실험3 '가산기& 감산기'

  그러나, 뺄셈을 직접 수행하는 논리 회로를 구성하여 뺄셈을 할 수도 있다. ... 전가산기(full adder: FA)라 하고, 캐리를 고려하지 않고 두 비트만을 더하는 조합 회로를 반가산기(half adder: HA)라 한다. ... (adder)-이번에 실험할 가산기에는 전가산기(full adder: FA)와 반가산기(half adder: HA)가 있는데, 간단하게 설명하자면 세 비트의 덧셈을 수행하는 조합 회로를

  리포트 | 5페이지 | 1,000원 | 등록일 2015.03.27

  다운로드 장바구니
• 

  [A+ 결과보고서] 아주대 논리회로실험 실험3 '가산기& 감산기'

  즉, -2이다. 2bit 2′s complement의 범위는 -2에서 1까지임을 논리회로에서 배운 결과 알고 있다. ... 2′s complement이기 때문에, 가산할 때 그대로 적용할 수 있다.여기서 반감산기는 1-0의 결과가 0-1인 것과 달리 0-1의 결과가 1-1인 것으로 보아, 앞의 1은 논리회로 ... 실험진행시 회로를 올바르게 구성했다는 것 밖에 분석할 수 없는것같다.

  리포트 | 5페이지 | 1,000원 | 등록일 2015.03.27

  다운로드 장바구니
• 

  아주대 논리회로실험 실험예비5 래치와 플립플롭(Latch & Flip-Flop)

  이 회로는 R-S latch의 기본 회로에 클럭 입력(c)을 추가하여 플립플롭이 한 클럭 펄스 발생 기간 동안에만 입력에 응답하도록 동작한다.SRCQ(t)001Q(t-1)0110 : ... 이제 구성한 latch회로의 결과 값을 예상해 볼 수 있다. ... 마스터의 역할로 마스터라 불리우고 뒷단의 회로는 슬레이브의 역활로 슬레이브라 한다.이 회로 에서는 한 개의 입력이 동시에 마스터와 슬레이브를 동작시키도록 되어있어 종속되어 있다고

  리포트 | 7페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

  다운로드 장바구니
• 

  아주대논리회로실험 5장.인코더디코더 결과

  이는 오픈된 입력은 논리1로 처리됨을 알 수 있었다. 그러나 OR gate는 open이 된다면 논리 1로 처리되어 치명적 오류를 범할 수 있음을 알 수 있다. ... DecoderA1=0, A0=0A1=0, A0=1A1=1, A0=0A1=1, A0=1A1A0D3D2D1D0000001010010100100111000진리표와 실험 결과에서도 확실할 수 있듯이 대응대되 ... 인코딩 - 10진 / Excess-3코드▲ Bread board에 회로를 구성한 모습예비보고서를 작성하면서 구성한 회로도이다.

  리포트 | 8페이지 | 2,000원 | 등록일 2011.12.21

  다운로드 장바구니
• 

  2011년도 2학기에 들은 따끈따끈한 논리회로실험 (아주대)

  실험 수행 과정1) 실험 1 회로를 구성한다.2) OE0, 1단으로 PART 1이냐 PART 2냐를 설정한다. (주소설정)3) IN0, 1으로 읽거나 쓸거냐를 설정한다. ... (Write, Read 설정)4) WR0, 1으로 입력할 데이터 값을 설정한다. ◎ 첫 번째 실험은 직접 74HC00과 74HC03으로 구성된 회로를 만들고 2-bit RAM을 구성하는 ... 이 점을 주의하여 실험을 하였고 큰 어려움 없이 원하는 결과를 Out Put 할 수 있었다.1) 실험 2 회로를 구성한다.2) A/A~A/D 까지 데이터를 저장할 주소를 설정한다.3

  리포트 | 4페이지 | 1,500원 | 등록일 2012.02.22

  다운로드 장바구니
• 

  아주대 논리회로실험 실험결과5 래치와 플립플롭(Latch & Flip-Flop)

  이러한 만족스러운 결과를 얻고 이 실험은 내가 74HC00과 74HC10을 이용하여 회로를 구성하고 우리조원인 충영이가 7476을 이용하여 동시에 회로를 구성하였기에 더 빠른 시간에 ... 그런데 Truth table을 보면 알 수 있듯이 우리는 실험에서 회로를 NOR 게이트가 아닌 NAND 게이트를 이용하 여 구성하였기에 NOR 게이트 구성시의 결과와 정 반대의 결과를 ... 그리고 이 실험에는 클락의 개념이 들어가 있지 않아 회로 구성도 간단하고 이해도 쉬워 짧은시간에 실험을 마무리 할 수 있었다.그리고 실험2 에서는 클락입력이 포함된 R-S F/F 을

  리포트 | 5페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

  다운로드 장바구니
• 

  [아주대] 논리회로실험 8장&9장 결과(Counter&RAM)

  .< 실험 1 >< 실험 1 > 회로도실험 결과 구성한회로 사진위와 같이 회로를 구성하여 2단 2진 비동기식 카운터를 만들었다. clock generator를 사용하여 첫 번째 플립플롭의 ... 볼 수 있듯이 앞으로의 모든 실험에서 공급전류원은 5V DC 전압을 사용했다.< 실험 2 >< 실험 2 > 회로도실험 결과 구성한회로 사진실험 2에서는 RAM소자를 이용하여 데이터의 ... RAMOBJECTIVES실험을 통해 RAM의 목적과 동작원리에 대해 알고 회로에 직접 구현해봄으로써 동작원리를 이해할 수 있었다.공급전류원PROCEDURES & RESULTS위 사진에서

  리포트 | 6페이지 | 2,000원 | 등록일 2013.09.25

  다운로드 장바구니
• 

  아주대 논리회로실험 실험결과9 D/A & A/D Converter (DAC & ADC)

  실험으로 디지털의 1과0의 값을 아날로그신호로 바꿔주는 회로 를 구성하여 동작을 확인해 보고 어떤원리로 이러한 기능이 가능한지 확인해 보는 실험이었다.위의 회로에서 보듯이 우리는 ... 7490,7404,7405,741(OP-AMP) 소자를 사용하여 회로를 구성해 보았다.회로의 원리를 보면 7490소자에서 카운트되는 수가 7404소자와7405소자를 거쳐 OP-AMP ... 그 결과값이 디지 털 값이되는 원리를 이용한 회로이다.

  리포트 | 7페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

  다운로드 장바구니