"아주대학교 논리회로" 검색결과 241-260 / 487건

• 

  [논리회로실험] 실험8. Counter 결과보고서

  비동기식 카운터는 CLK 값이 첫 번째 플립플롭에만 인가되는 회로이기 때문에 그 다음 플립플롭의 클럭 입력값은 앞 단의 플립플롭의 출력값으로 인가된다. ... . (+ 선은 74HC76 1번, - 선은 GND 처리)이 때 비동기식 Counter이므로 회로도에서 첫 번째 단의 플립플롭에만 CLK 인가한다.74HC76의 VCC : 4, 2, ... 74HC08 칩을 이용하여 3진 C다.오실로스코프에서 사각파를 만들어 클럭 펄스를 인가한다. (+ 선은 74HC76 1, 6번, - 선은 GND 처리)이 때 동기식 Counter이므로 회로도에서

  리포트 | 6페이지 | 1,000원 | 등록일 2023.03.28

  다운로드 장바구니
• 

  [논리회로실험] RAM 예비보고서

  전문분야에서 발전하도록 도우며, 이 윤리 헌장을 준수하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과제출일:과목명: 논리회로실험교수명 ... 실험과정 및 예상 결과1) 실험 1 : 2-bit RAM- 7400으로 R-S Flip-Flop 2개를 구성하여 위의 회로를 구현한다.* Write- In0, In1의 입력 값으로

  리포트 | 7페이지 | 1,000원 | 등록일 2021.12.31 | 수정일 2023.03.29

  다운로드 장바구니
• 

  [논리회로실험] RAM 결과보고서

  전문분야에서 발전하도록 도우며, 이 윤리 헌장을 준수하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과제출일:과목명: 논리회로실험교수명 ... 실험 과정 및 실험 결과1) 실험 1 : 2-bit RAM- 7400으로 R-S Flip-Flop 2개를 구성하여 위의 회로를 구현한다.* Write- In0, In1의 입력 값으로

  리포트 | 4페이지 | 1,000원 | 등록일 2021.12.31 | 수정일 2023.03.29

  다운로드 장바구니
• 

  [논리회로실험] Latch & Flip-Flop - 결과보고서

  전문분야에서 발전하도록 도우며, 이 윤리 헌장을 준수하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과제출일:과목명: 논리회로실험교수명 ... 회로를 구성해보고 truth table을 작성하여 CLK에 따른 F/F의 동작을 알아보았다. ... 실험 과정 및 결과1) 실험 1 : R-S Latch with Enable (생략)- 74HC00 1개로 R-S Latch 회로를 구현한다.- Enable(C)에 1의 입력을 넣고

  리포트 | 6페이지 | 1,000원 | 등록일 2021.05.04

  다운로드 장바구니
• 

  [논리회로실험] Latch & Flip-Flop 예비보고서

  전문분야에서 발전하도록 도우며, 이 윤리 헌장을 준수하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과제출일:과목명: 논리회로실험교수명 ... with enable- 비동기 기억소자- CLK가 없이 구성된 회로이며 일정한 주기가 없음- 이전의 출력 값을 기억함- Enable이 있을 경우 Enable의 값이 0 또는 1이 ... 실험과정 및 예상 결과1) 실험 1 : R-S Latch with Enable- 74HC00 1개로 R-S Latch 회로를 구현한다.- Enable(C)에 1의 입력을 넣고 S와

  리포트 | 8페이지 | 1,000원 | 등록일 2021.05.04 | 수정일 2021.06.04

  다운로드 장바구니
• 

  [논리회로실험] 실험5. Decoder&Encoder 결과보고서

  10진 / Excess-3 코드문제회로설계한 회로- 주어진 회로를 구성한다.- 입력 값을 변경해가며 변화를 관찰한다.- 실험결과S0=1S1=1S2=1S3=1S4=1S5=1S _{5} ... 실험 과정 및 결과1) 실험 1 : 2X4 Dencoder문제회로설계한 회로- 주어진 회로를 구성한다.- 입력 값을 00, 01, 10, 11 으로 변경해가며 변화를 관찰한다.- 실험결과S1 ... IC칩까지 변경하고 회로를 두 세 번 다시 구성하였는데도 작동되지않길래 예상결과가 잘못되었나싶어 회로도 검토를 다시 해보았다.

  리포트 | 8페이지 | 1,000원 | 등록일 2023.03.28

  다운로드 장바구니
• 

  [논리회로실험] 실험 4. Multiplexer & Demultiplexer 결과보고서

  전문분야에서 발전하도록 도우며, 이 윤리 헌장을 준수하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과제출일:과목명: 논리회로실험교수명 ... 실험결과의 차이는 없었지만 Multiplexer의 단일 IC칩으로 구성된 회로와 여러 개의 IC칩을 사용하여 Multiplexer를 구현해낸 회로에는 성능적으로는 분명한 차이가 있을 ... Demultiplexer의 단일 IC칩으로 구성된 회로와 여러 개의 IC칩을 사용하여 Demultiplexer를 구현해낸 회로에도 성능적인 차이가 있을 것이라 생각했고 Multiplexer와

  리포트 | 6페이지 | 1,000원 | 등록일 2023.05.27

  다운로드 장바구니
• 

  논리회로실험 예비보고서3

  ·감산기 : 두 개 이상의 입력을 이용하여 이들의 차을 출력하도록 하는 조합논리회로로, 반감산기와 전감산기로 나눌 수 있다. ... 실험에 대한 이론·가산기 : 두 개 이상의 입력을 이용하여 이들의 합을 출력하도록 하는 조합논리회로로, 반가산기와 전가산기로 나눌 수 있다. ... -반가산기2개의 비트 A와 B를 더해 합 S와 올림수 C를 출력하는 조합논리회로로 올림수와 합에 대한 부울 대수식을 표현하면C=A BULLETB,S=A OPLUSB와 같다.

  리포트 | 8페이지 | 1,500원 | 등록일 2020.09.18

  다운로드 장바구니
• 

  논리회로실험 예비보고서1

  CMOS와 TTL 같은 전자 논리회로에 대 하여 이야기 할 때 0,1이 아닌 LOW, HIGH의 용어를 사용한다.정논리에서는 LOW(L)를 대수적으로 낮은 전압의 신호이며 논리 0으로 ... -Boolean equation : 위의 논리게이트에 ()로 명시한 부분이며 논리회로의 형태와 구조를 기술하기 위하여 필요한 수학적인 이론이다. ... 회로 결선도

  리포트 | 8페이지 | 1,500원 | 등록일 2020.09.18

  다운로드 장바구니
• 

  [논리회로실험] 실험3. 가산기&감산기 결과보고서

  B))전가산기 회로의 구성은 반가산기 두 개를 사용하고 이에 OR 게이트를 추가로 사용하였다. ... Bi전감산기 회로의 구성은 전가산기와 마찬가지로 반감산기 두 개를 사용하고 이에 OR 게이트를 추가로 사용한다. ... B반감산기는 한 자리 2진수를 뺄셈하여 차와 빌림수를 구하는 회로이다. 이 때 D는 차이를 나타내고 B는 받아내림 값을 표시한다.

  리포트 | 5페이지 | 1,000원 | 등록일 2023.03.28

  다운로드 장바구니
• 

  (A+/이론/예상결과/고찰) 아주대 전자회로실험 설계보고서2

  설계 결과(설계제안1)- 회로 구성도- Measurement:a)V _{DS} =0.5V 일 때,V _{GS} -I _{DS} plot을 그리시오.V _{GS}I _{DS}V _{GS ... V _{DS} 및 전류I _{DS}V _{GS} =1.9636VV _{DS} =5.0664VI _{D} =15.76 mu A- 이 그래프의 기울기 값이 곧 small signal 회로의 ... 전문분야에서 발전하도록 도우며, 이 윤리 헌장을 준수하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일:과목명: 전자회로실험교수명

  리포트 | 11페이지 | 1,500원 | 등록일 2021.10.24

  다운로드 장바구니
• 

  논리회로실험 예비 3

  실험 목표 - 기본적인 Gate의 조합논리회로로써 반가산기, 전가산기, 반감산기, 전감산기를 구성해본다. - 진리표와 비교하여 결과를 확인해본다.2. ... 각각에 관한 식은 다음과 같다.표현식에 따른 반가산기의 게이트수준 회로도와 진리표는 아래와 같다.② 전가산기 반가산기가 존재하지만, 실제로 한 비트만을 더하는 연산은 비중이 작다.

  리포트 | 10페이지 | 1,500원 | 등록일 2016.09.24 | 수정일 2018.10.08

  다운로드 장바구니
• 

  논리회로실험 예비보고서2 CMOS 회로의 전기적 특성

  CMOS 회로의 전기적 특성실험목적실험이론? ... 1에서 논리값 0으로 하강하는 경우의 전달 지연시간- 상승 전달지연시간(t _{pLH}): 출력이 논리값 0에서 논리값 1로 상승하는 경우의 전달 지연시간전달 지연시간에서 입력과 ... 입력에서는 논리값이 불확실하게 된다.

  리포트 | 8페이지 | 1,500원 | 등록일 2017.03.09 | 수정일 2017.05.30

  다운로드 장바구니
• 

  논리회로실험 예비보고서9 RAM

  74HC670Pinout Functional DiagramTruth table실험과정 및 예상 결과Part 1. 2-bit RAM(a) 위의 회로를 구성하고 Truth table을 ... 읽는다.ReadWriteABOE0OE1In0In1WR1WR0OutputOutput10*************00101010001011001Part 2. 16 bit IC RAM(a) 위의 회로를

  리포트 | 5페이지 | 1,500원 | 등록일 2017.03.09 | 수정일 2017.05.30

  다운로드 장바구니
• 

  논리회로실험 결과보고서8 Counter

  왼쪽 그림은 예비보고서에서 작성한 회로 결선도이다. 결선도는 이번 실험에서 구성한 회로와 Bread board 상의 위치만 조금 다르고, 회로 구성방법은 일치하였다. ... 추가적으로 링 카운터와 존슨 카운터에 대해 알아보았다.위의 그림은 링 카운터의 회로도를 나타낸 것이다. ... 또한 이 회로는 2x4 decoder의 기능을 하고 있음을 알 수 있다.? Part 2는 3진 동기식 Counter에 관한 실험이었다.

  리포트 | 6페이지 | 1,500원 | 등록일 2017.03.09 | 수정일 2017.05.30

  다운로드 장바구니
• 

  논리회로실험 결과보고서9 RAM

  Part 1의 회로는 전에 실험한 회로와 매우 유사함을 알 수 있다. ... 왼쪽 그림은 예비보고서에서 작성한 회로 결선도이다. 결선도는 이번 실험에서 구성한 회로와 Bread board 상의 위치만 조금 다르고, 회로 구성방법은 일치하였다.? ... 회로는 74HC00과 74HC03을 이용하여 구성하였다.

  리포트 | 5페이지 | 1,500원 | 등록일 2017.03.09 | 수정일 2017.05.30

  다운로드 장바구니
• 

  논리회로실험 예비보고서4 Multiplexer & Demultiplexer

  Multiplexer: Multiplexer는 입력에 연결된 n개의 신호원 중에서 하나의 데이터를 출력으로 연결하는 디지털 스위치로써, MUX라고도 불린다.4 TIMES 1 Multiplexer의 회로도와 ... Multiplexer(a) 위와 같은 회로를 구성하고 아래 표와 같은 입력을 가한 후에 멀티플렉싱 기능이 이루어지는지 확인해 본다.INPUTOUTPUTS1S0Y00D001D110D211D3 ... (b) 위와 같은 회로를 구성하고 (a)와 같은 입력을 가한 후에 멀티플렉싱 기능이 이루어지는지 확인해 보고 (a)와 비교해 본다.INPUTOUTPUTS1S0Y00D001D110D211D3

  리포트 | 8페이지 | 1,500원 | 등록일 2017.03.09 | 수정일 2017.05.30

  다운로드 장바구니
• 

  논리회로실험 결과보고서4 Multiplexer & Demultiplexer

  디지털 논리 회로에서는 Active low을 주로 이용하는데, 그 이유는 다음과 같다. 첫 번째로, 노이즈의 영향을 줄이기 위함이다. ... 하지만 평상시에 0V를 유지하다가 2V의 노이즈가 들어오면 그 논리는 High가 되어, 논리가 바뀌어 버리는 것이다. 두 번째로, 전력 소모를 줄이기 위함이다. ... Active low를 사용하고 있다고 가정하면, 평상시에 5V를 유지하다가 2V의 노이즈가 들어와도 3V가 됨으로써 그 논리는 변함없이 High를 유지하게 된다.

  리포트 | 5페이지 | 1,500원 | 등록일 2017.03.09 | 수정일 2017.05.30

  다운로드 장바구니
• 

  논리회로실험 결과보고서5 Decoder & Encoder

  Decoder는 부호화된 입력을 부호화된 출력으로 변환하는 다중 입력 및 출력 논리회로이다. ... 또한 sink current와 source current에 대해서도 논의가 되었는데, sink current는 전류가 전원에서 부하와 소자 출력을 통해 그라운드로 흐를 때를 의미하고 ... 그 결과는 예비보고서에서 예상했던 것과 일치하였고, 회로 결선도 또한 실제 회로 구성과 같았다. Truth table은 다음과 같다.Part 2.

  리포트 | 5페이지 | 1,500원 | 등록일 2017.03.09 | 수정일 2017.05.30

  다운로드 장바구니
• 

  논리회로실험 결과보고서7 Shift Register

  Part 3은 Part 2의 회로에서 SER과 QE를 연결시킨 회로였다. ... 왼쪽 그림은 예비보고서에서 작성한 회로 결선도이다. 결선도는 이번 실험에서 구성한 회로와 Bread board 상의 위치만 조금 다르고, 회로 구성방법은 일치하였다. ... 회로 구성 시에 사용하는 전선의 수가 매우 많아, 실수가 없도록 매우 주의하여 구성하여야 했다.

  리포트 | 4페이지 | 1,500원 | 등록일 2017.03.09 | 수정일 2017.05.30

  다운로드 장바구니