"아주대학교 논리회로" 검색결과 141-160 / 487건

• 

  아주대 논리회로실험 실험예비8 RAM(Random Access Memory)

  대부분의 RAM은 전원을 제거하면 데이터를 잃어버리는데 이것을 휘발성 메모리라 한다. ... SRAM은 Flip-Flop으로 구성되며 DRAM보다 사용하기 쉽고, 정보를 읽고(reading), 쓰는데(writing) 걸리는 시간이 짧은 반면, 높은 집적(대용량 메모리)을 이룰 ... 또한 외부 출력선들은 메모리 장치가 수만 개의 워어드를 갖기 위해 2개 혹은 그 이상의 IC를 쉽게 결합시킬 수 있도록 배선논리(wired logic)를 구성할 수 있다.● 실험 시뮬레이션

  리포트 | 5페이지 | 1,000원 | 등록일 2014.10.04

  다운로드 장바구니
• 

  [A+ 예비보고서] 아주대 논리회로실험 실험9 'RAM'

  positive logic일 때 데이터 writing- negative logic에서 reading- shift register에 데이터가 병렬로 들어감으로써 이루어짐1bit RAM 논리도

  리포트 | 4페이지 | 1,000원 | 등록일 2015.03.27

  다운로드 장바구니
• 

  [A+ 예비보고서] 아주대 논리회로실험 실험8 'Counter'

  실험 8. 예비보고서.실험목적-카운터의 동작원리와 특성에 대해 이해한다.-2진 시스템에서의 숫자표시를 이해하고 2진 카운터에 대해 알아본다.-비동기식 카운터와 동기식 카운터의 구조와 동작원리에 대해 알아보고 이해한다.-몇몇 카운터 소자의 구성방법을 이해한다.2. 실험이..

  리포트 | 4페이지 | 1,000원 | 등록일 2015.03.27

  다운로드 장바구니
• 

  [A+ 예비보고서] 아주대 논리회로실험 실험2 'CMOS 회로의 전기적 특성'

  실험원리(1) Logic Levels & DC Noise Margins- 논리회로에서의 논리값은 1과 0의 두 종류뿐이지만, 실제로 소자에 걸리는 전압과 전류는 1,0처럼 고정된 값이 ... 이러한 성질로 인하여 슈미트 트리거 인버터가 있는 회로는 노이즈에 강한 특징이 있다.(3) Resistive Load- CMOS 논리소자들은 내부에 p채널과 n채널의 푸시풀 출력단을 ... 반대로 LOW 입력에서 p채널 저항이 매우 커지면서 VCC의 전류는 p채널보다 저항이 작은 부하로 대부분 흘러들며, 출력단을 거쳐 저항이 작은 n채널로 흘러든다.

  리포트 | 5페이지 | 1,000원 | 등록일 2015.03.27

  다운로드 장바구니
• 

  [A+ 결과보고서] 아주대 논리회로실험 실험2 'CMOS 회로의 전기적 특성'

  실험3은 CMOS의 입력값에 따른 p채널 n채널의 특성을 알아보고 실험4는 실제 회로도에서 입력과 출력 사이의 시간 간격에 대해서 실험한다. ... 되고, 반대로 입력이 Low일 때 출력은 High가 되는데 이때 N채널은 아주 큰 저항이되고 P채널은 아주 작은저항이되서 이때 인버터는 전류를 공급하는 sourcing이 된다. ... 고찰-실험 1에서는 일반적인 인버터의 입출력 특성에 대해서 알아보는것이고, 실험2는 슈미트 트리거 인버터의 입출력 특성에 대하여 알아보는 것이다.

  리포트 | 8페이지 | 1,000원 | 등록일 2015.03.27

  다운로드 장바구니
• 

  아주대 논리회로실험 실험결과2 CMOS 회로의 전기적 특성 결과보고서

  Schmitt-Trigger inverter인 SN74HC14 소자의 특성 비교를 통하여 Logic Levels 과 DC Noise Margins 의 개념과 각74HC04N 소자를 이용하여 CMOS 논리소자들의 ... CMOS 회로의 전기적 특성 결과보고서● 실험 결과 분석실험 1 : Logic Levels & DC Noise MarginsVIN ( 4.5V → 0V ) 일때 VOUT ( 0V → ... 4.5V )VIN ( 0V → 4.5V ) 일때 VOUT ( 4.5V → 0V )74HC04N 소자이용 구성 회로SimulationL → H H → LComent : 이번 실험은

  리포트 | 8페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

  다운로드 장바구니
• 

  아주대 논리회로실험 실험예비2 CMOS 회로의 전기적 특성 예비보고서

  NMOS를 상보대 칭형으로 하여 만든 것을 의미함. ... 그래서 만든것이 cmos로서 소비전력은 작 으면서 노이즈에 강하고 속도는 훨씬 빨라짐.(2) Logic Levels & DC Noise Margins (DC특성)논리회로에서 사용하는 ... 논리값은 1(High = VCC), 0(Low = GND)의 두 종류이다.

  리포트 | 7페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

  다운로드 장바구니
• 

  [A+ 결과보고서] 아주대 논리회로실험 실험9 'RAM'

  학생들이 다른과목 시험시간 때문에 실험이 일찍 끝나야 했기 때문에 비교적 간단한 실험을 추려서 진행하였다. 9과에서는 실험2를 진행하였는데, IC를 이용하여 연결하는것이기 때문에 회로자체가

  리포트 | 3페이지 | 1,000원 | 등록일 2015.03.27

  다운로드 장바구니
• 

  [A+ 결과보고서] 아주대 논리회로실험 실험8 'Counter'

  ●예비보고서의 SPICE의 결과와 비교분석실험1 2단2진 카운터(비동기식)회로결과실험2 3진 카운터(동기식)-예비보고서 결과와 실제 실험결과와 이론적으로 나오는 결과값이 일치하였다. ... -실험2에서는 카운터가 A’B’ - AB’ - A’B 순으로 동기적으로 이동하였고, 회로구성은 실험1과 비슷하였지만, 클럭입력을 병렬로 주었고 출력 Q’를 앞의 J에 연결한 것이 달랐다 ... 실험이 일찍 끝나야 했기 때문에 비교적 간단한 실험을 추려서 진행하였다. 8과에서는 실험1,2를 진행하였는데, 비록 실험은 각각 다르지만 회로구성에 있어서 거의 유사하여 실험1을

  리포트 | 2페이지 | 1,000원 | 등록일 2015.03.27

  다운로드 장바구니
• 

  아주대 논리회로실험 Multiplexer & Demultiplexer 결과보고서

  논리회로실험 결과보고서실험4. ... 이는 74HC139에 있는 bubble 때문이다. bubble이란 핀 앞에 있는 동그라미를 나타내는 것으로서 active low된다는 것을 나타낸다. active low는 출력 논리값이 ... 이번 실험을 통해 데이터를 선택하는 회로를 구성하는 방법과 데이터를 나누는 회로를 구성하는 방법을 배웠다.

  리포트 | 6페이지 | 1,000원 | 등록일 2013.11.29

  다운로드 장바구니
• 

  [아주대] 논리회로실험 4장 결과(Multiplexer & Demultiplexer)

  위 사진에서 볼 수 있듯이 앞으로의 모든 실험에서 공급전류원은 5V DC 전압을 사용했고, 회로도를 이용해서 회로를 구성했으며, 번호①의 회로처럼 회로를 구성했다.사진INPUTOUTPUT번호ES ... 위의 회로도를 이용해서 회로를 구성했으며, 번호①의 회로처럼 회로를 구성했다.사진INPUTOUTPUT번호DS _{0}S _{1}Y _{0}Y _{1}Y _{2}Y _{3}①0XXXXXX②5001000③5ble ... 위의 회로도를 이용해서 회로를 구성했으며, 번호①의 회로처럼 회로를 구성했다.사진INPUTOUTPUT번호DS _{0}S _{1}Y _{0}Y _{1}Y _{2}Y _{3}①5XXXXXX②0000111③0051101④0501011⑤0551110실험4에서는

  리포트 | 7페이지 | 2,000원 | 등록일 2013.09.25

  다운로드 장바구니
• 

  [아주대] 논리회로실험 5장 예비(Decoder & Encoder)

  출력 단에는 저항과 LED를 달아 출력 값을 측정한다.실험4)8x3 priority encorder인 74HC148소자를 이용하여 위와 같이 회로를 구성한다. ... 74HC04, 74HC08, 74HC20, 74HC42, 74HC148, LED, 330Ω저항 PROCEDURES실험1)74HC08과 74HC04를 이용하여 아래의 encorder 회로를 ... SW1은 2진수 2비트코드에서 하위비트를 의미하고 SW0은 상위비트를 의미한다.실험2)BCD코드를 10진수로 변환하는 74HC42 decorder를 이용하여 아래와 같이 회로를 구성한다.SW1부터

  리포트 | 13페이지 | 2,000원 | 등록일 2013.09.25

  다운로드 장바구니
• 

  [아주대] 논리회로실험 4장 예비(Multiplexer & Demultiplexer)

  노란색으로 칠해진 것이 출력되는 입력데이터일 것이며, 다른 입력데이터들과 구분 짓기 위해 출력되는 데이터만 다른 논리 값을 걸어주었다. ... 동작을 확인한다.RESUME OF THEORYMultiplexermultiplexer는 스위치신호를 이용하여 여러 가지 입력선 중에서 원하는 입력선이 출력 선으로 출력되도록 하는 회로이고 ... 기본 회로의 구조는 위와 같으며 입력선I _{0} ,`I _{1} ,`I _{2} `....이 있고 입력선의 개수에 따라 원하는 신호를 출력하기 위한 스위치의 개수도 달라지게 된다.

  리포트 | 9페이지 | 2,000원 | 등록일 2013.09.15 | 수정일 2013.09.25

  다운로드 장바구니
• 

  [아주대] 논리회로실험 5장 결과(Decoder & Encoder)

  출력 값은 L로 나타나 L일 때 LED에 불빛이 들어오도록 회로를 구성했다. ... 출력 값은 L로 나타나 L일 때 LED에 불빛이 들어오도록 회로를 구성했다. ... 관계를 관찰하여 동작원리를 이해할 수 있었다.공급전류원PROCEDURES & RESULTS위 사진에서 볼 수 있듯이 앞으로의 모든 실험에서 공급전류원은 5V DC 전압을 사용했다.회로도

  리포트 | 7페이지 | 2,000원 | 등록일 2013.09.25

  다운로드 장바구니
• 

  [A+ 예비보고서] 아주대 논리회로실험 실험7 'Shift Register'

  실험7 예비보고서1.실험목적-시프트 레지스터에 대한 동작과 원리를 이해한다.-n-bit 시프트 레지스터를 직접 실험해보고 시프트되는 과정을 관찰한다.2.실험이론●시프트레지스터-시프트 레지스터는 데이터 저장능력을 가지고있는 n개의 연결된 플립플롭으로써, 클럭 펄스에 따라..

  리포트 | 4페이지 | 1,000원 | 등록일 2015.03.27

  다운로드 장바구니
• 

  [A+ 예비보고서] 아주대 논리회로실험 실험1 'Basic Gates'

  실험목적- 여러 가지 논리 게이트를 이해한다.- 논리회로 구성법칙을 이해한다- Boolean Eqs, De Morgan's law 이해2. ... 실험 결론이번 실험은 기본적인 논리게이트들을 간단하게 회로구성 한 후 입력을 주어 얻는 출력 값을 토대로 진리표를 작성하여 이해하는 실험이다. ... ●실험 2(1) 그림과 같이 회로를 구성한 후 input A, B에 대한 output X, Y, Z의 값을 측정하고 진리표를 작성한다.4.

  리포트 | 4페이지 | 1,000원 | 등록일 2015.03.27

  다운로드 장바구니
• 

  [A+ 결과보고서] 아주대 논리회로실험 실험7 'Shift Register'

  실험진행시 회로를 올바르게 구성했다는 것 밖에 분석할 수 없는것같다.실험 2 - 5bit shift right register회로구성1. ... 또한 회로도 강의노트에 나와있는데로 구성하였다. ... 또한 회로도 강의노트에 나와있는데로 구성하였다.

  리포트 | 9페이지 | 1,000원 | 등록일 2015.03.27

  다운로드 장바구니
• 

  [A+ 결과보고서] 아주대 논리회로실험 실험1 'Basic Gates'

  실험에 대한 고찰이번실험은 논리값 1, 0을 인풋하여 다양한 gate를 거친 아웃풋을 확인하는 실험으로써 간단한 실험이지만, 앞으로 논리회로실험을 할 때 중요한 내용을 포함하는 실험이었다 ... 실험의의- 기본적인 logic gates(AND, OR, NOT, NAND, NOR, XOR)에 대해서 이해하고 이러한 gate들로 구성된 logic 회로에서의 Boolean equation과 ... 여기서 AND게이트의 특성은 모든 입력값이 1이어야 출력값이 1이다.2) 3-input OR, NAND, NOR gate에 대해서도 반복수행하라3-input OR gate truth

  리포트 | 4페이지 | 1,000원 | 등록일 2015.03.27

  다운로드 장바구니
• 

  아주대 논리회로실험 가산기, 감산기 결과보고서

  논리회로실험 결과보고서실험3. ... 하지만 크게 어려움없이 회로를 구성 하였고 어렵지 않게 결과값을 얻을 수 있었다.이번 실험은 감산기와 가산기에 대해서 알아보고 직접 만들어보는 실험이었다. ... 전감산기는 반감산기와는 다르게 3비트 뺄셈을 처리할 수 있는 회로이다. 물론 앞의 실험 1,2,3 과 별로 다른점은 없었으나 회로를 구성할 때 가장 복잡한 회로였다.

  리포트 | 7페이지 | 1,000원 | 등록일 2013.11.29

  다운로드 장바구니
• 

  아주대 논리회로실험 실험결과4 멀티플렉서와 디멀티플렉서(Multiplexer & Demultiplexer)

  수행하는 회로로 동작했고 4x1 멀티플렉서 IC인 74HC153를 이용한 실험은 소자 1개를 이용하여 같은 기능을 수행하는 것을 확인 하였는데 이는 회로도 매우 간단했으며 진행하는 ... 그런데 74HC20과 74HC04을 이용하여 회로를 구성할 때 소자도 많이 필요하고 입,출력도 많아회로구성이 꽤 복잡하고 진행도 약간 지체가 됬었지만 그래도 결과는 예상했던데로 멀티플렉싱기능을정확히 ... 그리고 enable 단자를 통해 회로 전 체를 (low일때)on/(High일때)off 시킬수도 있었다.

  리포트 | 7페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

  다운로드 장바구니