"Modelsim" 검색결과 21-40 / 287건

• 

  DE0CV 결과보고서

  목적 및 목표간단한 회로도를 통해 Quartus Prime과 Modelsim의 사용법을 알아보자!!3. 관련 이론Quartus Prime과 Modelsim의 사용법. ... 다음 회로도를 Verilog-HDL 로 코딩하고 Modelsim으로 파형을 확인하시오.5. ... 실험 결과결과보고사항실험 회로의 Verilog-HDL 코드- Modelsim으로 시뮬레이션한 파형- 실험 회로의 진리표, 논리식

  리포트 | 5페이지 | 1,000원 | 등록일 2019.09.23 | 수정일 2019.09.24

  다운로드 장바구니
• 

  [인하대 전자기초디지털논리설계]VHDL을 이용한 4bit Full Adder 설계

  실습 제목ModelSim을 이용한 VHDL 실습 과제2. ... 실습 목표: ModelSim을 이용하여 주어진 조건들을 만족하는 4bit full adder를 설계 후 테스트벤치 코드를 이용해 시뮬레이션 출력 파형을 구하고 분석할 수 있다.3. ... 그 다음 조건에 맞게 X, Y, Cin값들의 변경 process를 진행하였다.Glitch5) Modelsim을 이용한 4bit fulladder의 시뮬레이션 파형(0~25ns)그림

  리포트 | 4페이지 | 1,500원 | 등록일 2022.03.14

  다운로드 장바구니
• 

  Modesim Verilog Rising Edge Detector

  Modelsim 에서 verilog 를 이용하여 Rising Edge를 검출하는 코드입니다.Rising_Edge_Detector.v 코드와tb_Rising_Edge_Detector.v

  리포트 | 3페이지 | 5,000원 | 등록일 2022.06.04

  다운로드 장바구니
• 

  디집적, 디지털집적회로설계 실습과제 7주차 인하대

  매뉴얼에서 입력이 가능한 input 종류와 문법을 확인하고 이전에 modelsim이나 Xilinx vivado를 사용하는 시뮬레이션에서 pul

  리포트 | 8페이지 | 1,500원 | 등록일 2021.08.31

  다운로드 장바구니
• 

  논리회로설계실험 3주차 Adder 설계

  구현한 두 adder들은 Modelsim 프로그램의 시뮬레이션을 이용하여 파형을 확인함으로써 잘 작동하는지 검증할 수 있다. ... 딜레이는 10으로 설정했다.4) Result(실행 결과)Modelsim의 simulation을 이용하여 결과 파형을 구하였다. ... 이렇게 구현한 adder들을 Modelsim의 simulation을 이용하여 입력에 따라 출력이 어떻게 달라지는 확인해 볼 수 있었다.

  리포트 | 8페이지 | 3,000원 | 등록일 2023.09.11

  다운로드 장바구니
• 

  논리회로설계실험 2주차 XNOR gate 설계

  실습을 진행하면서 Verilog 문법과 wire가 어떻게 연결되어 작동하는지, Modelsim 프로그램의 기초적인 사용 방법을 익힐 수 있었다. ... 이후 Modelsim 소프트웨어를 사용하여 구현한 gate가 잘 작동하는지 Test bench code를 이용하여 파형을 확인함으로써 검증할 수 있다.2) Theoretical Approach ... Gate-Level Modeling 3가지 모두 정상적으로 XOR Gate의 기능을 정상적으로 수행하고 있음을 알 수 있다.5) Conclusion(결론 및 고찰)이번 실습에서 Modelsim을

  리포트 | 5페이지 | 3,000원 | 등록일 2023.09.11

  다운로드 장바구니
• 

  디지털시스템실험 2주차 예비보고서

  ModelSim 소프트웨어를 이용한 시뮬레이션1. ... ModelSim 소프트웨어를 실행시킨다. File > New > Project 메뉴를 선택하여 프로젝트를 생성한다.3. ... Quartus 13.0, ModelSim 13.0 설치2. Quartus를 통한 VerilogVHDL 프로그래밍1. File -> New Project 메뉴를 선택한다.2.

  리포트 | 4페이지 | 1,000원 | 등록일 2020.07.29

  다운로드 장바구니
• 

  논리회로설계실험 7주차 Flip flop 설계

  마지막으로 testbench code를 작성하여 직접 설계한 두가지의 flip flop이 정상적으로 작동하는지 Modelsim의 simulation을 이용하여 파형을 관찰함으로써 검증하였다 ... 마지막으로는 testbench 코드를 작성하여 Modelsim의 simulation 기능을 이용해 설계한 flip flop이 정상 작동함을 확인하였다.이 과정에서 CLK edge에서만

  리포트 | 6페이지 | 3,000원 | 등록일 2023.09.11

  다운로드 장바구니
• 

  stopwatch 결과보고서

  관련 이론Quartus Prime, Modelsim의 사용법, Verilog코드, 논리회로의 couner, clock, reset등4.

  리포트 | 6페이지 | 1,000원 | 등록일 2019.09.23 | 수정일 2019.09.24

  다운로드 장바구니
• 

  2022년 상반기 LG디스플레이 반도체/디스플레이 합격자소서

  Quartus와 ModelSim을 연동하여 Latency, Throughput 비교. ... 어셈블리어를 일부 구현해 ModelSim으로 기본적인 작동 확인2 FPGA와 Arduino를 이용한 "학점계산기"- 3개의 마이크로 컨트롤러 간의 IO 설계.

  자기소개서 | 3페이지 | 3,000원 | 등록일 2022.11.08

  다운로드 장바구니
• 

  논리회로설계실험 8주차 register 설계

  마지막으로 testbench 코드를 작성하여 Modelsim의 simulation을 이용하여, 구현한 두개의 register wave를 관찰하고 정상 작동하는지 확인한다.2) Theoretical ... 마지막으로 Modelsim의 simulation을 이용하여 출력 그래프를 확인하였고, 8-bit register와 8-bit shift register가 정상적으로 작동함을 검증할

  리포트 | 5페이지 | 3,000원 | 등록일 2023.09.11

  다운로드 장바구니
• 

  SR래치, NOR

  결 과 :ModelSim Wave 결과 이미지 / Wave 결과 분석sr값이 10일때 set이되어서 출력값이 1sr값이 00일때 전 값이 유지되어서 출력값이 1

  리포트 | 5페이지 | 2,500원 | 등록일 2021.01.11 | 수정일 2021.01.14

  다운로드 장바구니
• 

  논리회로설계실험 10주차 up down counter설계

  마지막으로 testbench 코드를 작성하여 Modelsim의 simulation을 이용해 출력 파형을 확인하여 구현한 두가지 방식의 3-bit up-down counter가 정상적으로 ... 작성하기전에 각 machine-style diagram을 직접 그려보고 참고하였고 3-bit up-down counter를 좀 더 쉽게 구현할 수 있었다.구현한 두개의 modeling을 Modelsim의

  리포트 | 7페이지 | 3,000원 | 등록일 2023.09.11

  다운로드 장바구니
• 

  논리회로설계실험 9주차 counter설계

  마지막으로는 testbench 코드를 통해 Modelsim의 simulation을 이용하여 출력되는 wave를 확인하고, 구현한 두 counter가 정상적으로 작동하는지 확인하는 과정을 ... 마지막으로, 구현한 counter들이 정상적으로 작동하는지 확인하기 위해 Modelsim의 simulation을 이용하여 출력 wave를 확인하였는데, 그 결과 설계한 counter들이

  리포트 | 6페이지 | 3,000원 | 등록일 2023.09.11

  다운로드 장바구니
• 

  [VHDL] countdown하는 마이크로프로세서(microprocessor) 전체 코드 및 레포트

  리포트 | 7페이지 | 10,000원 | 등록일 2020.10.08

  다운로드 장바구니
• 

  시립대 전자전기컴퓨터 마이크로프로세서 Verilog를 통한 41 mux, ripple carry adder 구현

  순차적으로 값을 증가시켰고 마지막에는 a0, a1, a2, a3, b0, b1, b2, b3, Cin에 모두 1을 넣어줬을 때 Cout 이 1이 나옴을 확인하였다.3 고찰이번 과제는 Modelsim

  리포트 | 5페이지 | 1,000원 | 등록일 2021.04.12 | 수정일 2021.04.16

  다운로드 장바구니
• 

  [VHDL] EC-2 마이크로 프로세서(microprocessor) 구현

  리포트 | 17페이지 | 5,000원 | 등록일 2020.10.08

  다운로드 장바구니
• 

  논리회로설계실험 6주차 D Latch 설계

  나올 것이고, 입력 {EN, D}가 10이면 Q = 0, Q’ = 1이 나올 것이며, 11이면 Q = 1, Q’ = 0이 나올 것으로 예측할 수 있다.4) Result(실행 결과)Modelsim의

  리포트 | 5페이지 | 3,000원 | 등록일 2023.09.11

  다운로드 장바구니
• 

  현대자동차 2021년 전자제어시스템 개발 합격 자기소개서

  또한, Quartus와 Modelsim 사용법을 익히고, 하드웨어 기술 언어인 Verilog를 이용하여 디지털 시스템 및 Testcase를 만들고 이를 FPGA Board에 구현하는

  자기소개서 | 2페이지 | 3,000원 | 등록일 2022.10.17

  다운로드 장바구니
• 

  23년 상반기 한화파워시스템-전기제어 합격자소서

  이에 한화파워시스템의 전기제어 직무에서 제가 가진 역량을 발휘할 수 있을 것이라 판단해 지원했습니다.저는 학부 2,3,4학년 간 브레드보드, PSPICE, ModelSIM, Quartus

  자기소개서 | 4페이지 | 3,000원 | 등록일 2023.07.12

  다운로드 장바구니